12 スイッチ簡易型三相 5 レベル PWM 整流器の基礎検証

安達健人* 伊東 淳一(長岡技術科学大学)

Basic verification of twelve-switches simplify three-phase five-level PWM rectifier Taketo Adachi^{*}, Jun-ichi Itoh, (Nagaoka University of Technology)

This paper proposes a new circuit topology for a multilevel PWM rectifier. The proposed circuit combines a diode clump topology with flying capacitor topology. As a result, the proposed concept uses only twelve switches for a five-level three-phase system. However, the proposed circuit can obtain a good performance as well as conventional method.

This paper describes the feature of topology and the control strategy. In addition, the basic operation of the proposed method was confirmed with simulations and experiments.

キーワード: PWM 整流器,マルチレベル,フライングキャパシタ,空間ベクトル変調 (PWM rectifier, Multilevel, Flying capacitor, Space vector modulation)

1. はじめに

近年,電子機器の入力電流に対する様々な高調波規制が 行われている。入力に高調波電流が含まれる場合,電源系 統を介して他の電子機器へ流入し故障や動作不良の原因と なる。また,高調波電流が過大となると,進相コンデンサ など送配電設備の焼損を招くこともある。

このような様々な問題を引き起こす高調波電流の主な発 生源としてインバータの整流回路がある。最も簡単な整流 回路としてダイオード整流回路が広く普及しているが,そ の入力電流は多くの高調波を含む。高調波には IEC61000-3-2等の国際規格があり,電力機器を使用するた めには機器の仕様をこれらの規格に適合させる必要があ る。そのため,高調波電流抑制の観点から,機器の入力電 流波形改善は重要な課題となっている。

入力電流波形改善を目的とした整流回路として, PFC(Power Factor Correction)整流器があり,盛んに研究 されている⁽¹⁾⁻⁽⁵⁾。現在,波形改善型整流器として普及しつつ ある PWM 整流器も PFC 整流器の1つである。PWM 整流 器はスイッチ素子により構成されるため電流波形の制御性 が高く,入力電流波形改善に最も有効である。

一方,電源電圧が高圧の場合,1つのスイッチ素子で分担 する電圧を下げるため,マルチレベル PWM 整流器が有力 である⁽⁶⁾。nレベル PWM 整流器は,スイッチ素子に印加さ れる電圧を 1/(n-1)にすることができる。また,マルチレベ ルにすることにより,変換器を構成するスイッチ素子の低 耐圧化,等価的にスイッチング周波数を高くできるため入 カリアクトルの小型化が可能である。マルチレベル PWM 整流器を実現する方法には,ダイオードクランプ方式⁽⁷⁾⁽⁸⁾, フライングキャパシタ方式⁽⁹⁾⁽¹⁰⁾,カスケード接続方式⁽¹¹⁾⁽¹²⁾ 等があるが,いずれもマルチレベル PWM 整流器ではスイ ッチ素子が増加するためコスト高になり,また制御系も複 雑になる。例えば,従来の5 レベル PWM 整流器では,1 レグあたりのスイッチ素子数8個,三相に適用すると24個 ものスイッチ素子が必要である⁽¹³⁾。また,ダイオードクラ ンプ方式のマルチレベル PWM 整流器のもう1つの課題と して,クランプコンデンサの電圧制御があげられる。4 レベ ル以上の構成では補助回路なしに各コンデンサの電圧を均 等に制御できない。

そこで本論文では,従来の5レベル PWM に比べてスイ ッチ素子数を半分にした新しい5レベル整流回路方式を提 案する。提案回路はフライングキャパシタ方式とダイオー ドクランプ方式のハイブリッド構成となっており,低速ダ イオードに直流出力電圧の1/2の電圧が印加されるが,各ス イッチ素子数に必要な素子耐圧が従来と同様に直流出力電 圧の1/4 でよい。

本論文では提案回路について,シミュレーションと実験 により検討を行ったので報告する。

- 2. 回路構成
- 2•1 従来回路
- 図1に従来の5レベルPWM 整流器1レグ分の回路構成

を示す。図1(a)はダイオードクランプ形,図1(b)はフライ ングキャパシタ形であり,全て同耐圧の素子を用いた場合 の構成としている。どちらの方式でもスイッチ素子に必要 な耐圧は直流出力電圧の1/4となるが,1レグあたり8個の スイッチ素子が必要であるため高コスト,また制御系が複 雑化する。例えば,フライングキャパシタ形のスイッチン グパターンにおいて,各電圧レベル Vconv は次のスイッチン グパターンにより得られる。

1) $V_{\text{conv}} = V_{\text{dc}}: S_1$, S_2 , S_3 , S_4 全てオン 2) $V_{conv} = 3 V_{dc}/4$: a) S_1 , S_2 , S_3 , S_4' ($V_{conv} = V_{dc} - V_{dc}/4$) b) S_2 , S_3 , S_4 , S_1' ($V_{conv} = 3 V_{dc}/4$) c) S_1 , S_3 , S_4 , S_2' ($V_{conv} = V_{dc} - 3 V_{dc}/4 + V_{dc}/2$) d) S_1 , S_2 , S_4 , S_3' ($V_{conv} = V_{dc} - V_{dc}/2 + V_{dc}/4$) 3) $V_{\rm conv} = V_{\rm dc}/2$: a) S_1 , S_2 , S_3' , S_4' ($V_{conv} = V_{dc} - V_{dc}/2$) b) S_3 , S_4 , S_1' , S_2' ($V_{conv} = V_{dc}/2$) c) S_1 , S_3 , S_2' , S_4' ($V_{conv} = V_{dc} - 3 V_{dc}/4 + V_{dc}/2 - V_{dc}/4$) d) S_1 , S_4 , S_2' , S_3' ($V_{conv} = V_{dc} - 3 V_{dc}/4 + V_{dc}/4$) e) S_2 , S_4 , S_1' , S_3' ($V_{conv} = 3 V_{dc}/4 - V_{dc}/2 + V_{dc}/4$) f) S_2 , S_3 , S_1' , S_4' ($V_{conv} = 3 V_{dc}/4 - V_{dc}/4$) 4) $V_{conv} = V_{dc}/4$: a) S_1 , S_2' , S_3' , S_4' ($V_{conv} = V_{dc} - 3 V_{dc}/4$) b) S_4 , S_1' , S_2' , S_3' ($V_{conv} = V_{dc}/4$) c) S_3 , S_1' , S_2' , S_4' ($V_{conv} = V_{dc}/2 - V_{dc}/4$) d) S_2 , S_1' , S_3' , S_4 ($V_{conv} = 3 V_{dc}/4 - V_{dc}/2$) 5) $V_{\text{conv}} = 0: S_1', S_2', S_3', S_4'全てオン$

このように同電圧レベルを出力するパターンが複数存在 するので,各フライングキャパシタの充放電モードを考慮 しながら,フライングキャパシタの電圧を一定に保つよう これら16パターンを切り替えて制御しなくてはならない。

2·2 提案回路

図 2 に提案回路を示す。高耐圧ダイオードとフライング キャパシタを組み合わせることにより,従来の 5 レベル PWM 整流器と比較してスイッチ素子数を半分に削減する。 図 2 中, C1はフライングキャパシタであり,スイッチング によりコンデンサ電圧を制御する。また,C2 は電圧クラン プ用のコンデンサ,ダイオード DR2,DS2,DT2は C2の充電 経路用である。通常運転時,C2 電圧は平滑コンデンサ C3 の電圧,つまり直流出力電圧 Voutの 1/2 にクランプされる ため,C1 電圧をスイッチングにより Vout/4 に制御する。こ れによりスイッチ数が少ないながらも従来回路と同様に各 スイッチ電圧を Vout/4 に低減できる。また,残りの Vout/2 はダイオード DR1,DS1,DT1にかかるが,このダイオード はリカバリしないため低速の整流用ダイオードでよく,高 耐圧の素子が比較的容易に得られる。

表1に従来回路と提案回路の素子数の比較を示す。特に, スイッチ数が半分でよいため,ゲートドライバ等が削減で き,コスト減となる。また,提案回路はダイオードクラン プ形よりも少ないダイオード数で,フライングキャパシタ 形よりも少ないコンデンサ数で三相 5 レベル PWM 整流器 を構成することができる。

図 3 に提案回路の電流経路を示す。提案回路は主電流経路にダイオードを用いているため,入力電圧電流極性により出力可能な電圧レベルが変化する。スイッチングパターンと出力電圧レベルの対応は次の通り 5 レベルの出力が可能であることがわかる。

•	入力	電圧	:	正の期間	
---	----	----	---	------	--

1) $V_{\text{conv}} = + V_{\text{out}}/2$: S_1 , S_2	(図 3(a))
2) $V_{\rm conv} = -V_{\rm C} + V_{\rm out}/2$	$: S_3$	(図 3(b))
3) $V_{\rm conv} = + V_{\rm C}$	$: S_4$	(図 3(c))
4) $V_{\rm conv} = +0$: S_3 , S_4	(図 3(d))
・入力電圧: 負の期間		
5) $V_{\rm conv} = -0$: S_1 , S_2	
6) $V_{\rm conv} = -V_{\rm C}$	$: S_1$	

- 7) $V_{\text{conv}} = + V_{\text{C}} V_{\text{out}}/2$: S_2
- 8) $V_{\rm conv} = -V_{\rm out}/2$: S_3 , S_4







Fig. 2. Proposed circuit.

表1 同耐圧の素子を用いた場合の素子数比較

Table 1. Comparing of device number using
same withstand voltage device.

	Diode clamp	Flying capacitor	Proposed circuit
Switch	24	24	12
Diode	60	24	36
Capacitor	4	30	13







提案回路は原理上7レベル動作が可能であるが,本論文で は $V_{\rm C} = V_{\rm out}/4$ とし,2)と3),6)と7)で同レベルを出力する。 これにより, $\pm V_{\rm out}/4$ を出力する場合,フライングキャパシ タ $C_{\rm I}$ の充放電モードを選択できることになり, $C_{\rm I}$ の電圧制 御が可能となる。さらに,従来回路と比較してスイッチン グパターンが8種類と少ないため,制御が簡単である。ま た,提案回路では同様の回路構成で多段化が可能である。 この場合も,ダイオード $D_{\rm RI}$, $D_{\rm SI}$, $D_{\rm TI}$ に $V_{\rm out}/2$ がかかる ため,従来の半分のスイッチ素子数で PWM 整流器を構成 できる。



図 4 提案回路のベクトル図 Fig. 4. Vector diagram of proposed circuit.

3. 制御方法

3・1 空間ベクトル変調

提案回路の制御法としていくつかの方法が考えられる が,本論文では,提案回路を空間ベクトル変調により制御 する。図4に提案回路のベクトル図を示す。フライングキ ャパシタの充放電モードで重なるベクトルを除き,5レベル インバータと同様に61種類のベクトルが存在する。これら のベクトルを用いて,指令値 い応じて,出力する電圧ベク トルの選択,および出力時間の計算を行なう。

まず,出力するベクトル ¹⁶の三方を囲む近傍指の3本の ベクトルを選択する。選択した3本のベクトルの*a*軸成分, *j*軸成分をそれぞれ次式で表す。

$$V_1 = V_{1\alpha} + V_{1\beta}$$

$$V_2 = V_{2\alpha} + V_{2\beta}$$

$$V_3 = V_{3\alpha} + V_{3\beta}$$
(1)

(1)式と出力時間との関係を表すと次式となる。

$$\begin{cases} v_{\sigma\sigma} = V_{1\sigma}T_1 + V_{2\sigma}T_2 + V_{3\sigma}T_3 \\ v_{\sigma\beta} = V_{1\beta}T_1 + V_{2\beta}T_2 + V_{3\beta}T_3 \\ 1 = T_1 + T_2 + T_3 \end{cases}$$
(2)

ここで, *T*₁, *T*₂, *T*₃は選択ベクトルの出力時間の比である。 従って,(2)式より各出力時間比は次式で求められる。

ただし,

 $|A| = (V_{1\alpha} - V_{3\alpha})(V_{2\beta} - V_{3\beta}) - (V_{1\beta} - V_{3\beta})(V_{2\alpha} - V_{3\alpha})$

このように求めた各ベクトルの出力時間比を三角波キャリ アと比較することによって, PWM パルスを生成する。

制御ブロック図 3.2

図 5 に提案回路の制御ブロックを示す。直流出力電圧 Vout,入力電流 in は PI 制御を行なっており,その出力より 空間ベクトル変調によって PWM パルスを生成し, スイッ チングテーブルを読み出す。スイッチングテーブルでは、 空間ベクトル変調により判定される出力ベクトル情報の他 に,フライングキャパシタの充放電モード判定結果,入力 電流極性判定結果を用いて適切なスイッチングパターンを 選択する。入力電流極性は2種類の0レベル出力の判定に 必要であり,整流器への電流方向によりスイッチングパタ ーンを変化させる。

また,スイッチングテーブルは60°分のみ作成し,60° 毎に基準ベクトルを回転させ,ゲートパルスを入れ替える。 例えば,R相のプラス側ピーク値を本来の0°とすると,0 ~60°の期間はR相を基準とし,続いて60~120°ではT 相のマイナス側ピーク値が基準となるよう座標変換する。 このとき,本来の基準であるR相は座標変換後の-S相にあ たるため,-S相に R 相のゲートパルスを出力するようゲー トパルスの入れ替えを行なう。これにより全領域分のスイ ッチングテーブル作成が不要になる。表2 にゲートパルス 入れ替えの詳細を示す。60°毎に座標変換した際,本来の 座標軸が変換後の座標軸のどれにあたるかを表している。

4. シミュレーション結果

提案回路の基本的な動作を確認するため,シミュレーシ ョンにより検証を行った。表 3 にシミュレーションに用い たパラメータを示す。スイッチング周波数 10kHz,出力電 力 1kW として行なった。

図6にシミュレーション結果を示す。図6より,力率ほ ぼ1の良好な電流波形が得られ,スイッチ電圧も Vout/4 に 低減できている。図7に入力電流の高調波解析を示す。図7 より,40次以下の電流ひずみ率は2.0%であり,良好な電流 制御性能を確認した。



Fig. 5. Control diagram.

表2 基準ベクトル変換対応表 Transition table

Tabla 2

	Phase-R	Phase-S	Phase-T
0 ~ 60°	R	S	Т
60 ~ 120°	-S	-T	-R
120 ~ 180°	Т	R	S
180 ~ 240°	-R	-S	-T
240 ~ 300°	S	Т	R
300 ~ 360°	-T	-R	-S

表3 シミュレーションパラメータ

Table 3. Simulation parameters.

Output power	1[kW]
Input AC voltage	200[V]
Input frequency	50[Hz]
Switching frequency	10[kHz]
DC output voltage command	400[V]
Load resistance	160 [Ω]
Input inductor	3[mH]
Flying capacitor(C1)	100[µF]
Clamping capacitor(C2)	100[µF]
DC link capacitor(C3)	2000[µF]



Fig. 6. Simulation waveform..

図8に直流電圧指令を変化させたときの応答波形を示す。 0.5sの時点より直流出力電圧指令値 Vout*を 400V から 500Vに変化させ,同時に,フライングキャパシタ電圧指令 値を Vout*/4 で変化させている。図8より,直流出力電圧 Vout およびフライングキャパシタ電圧は指令値に追従して いることがわかる。なお,コンデンサの容量の違いにより, フライングキャパシタ電圧の方が高速に応答する。

図9に負荷ステップ応答波形を示す。0.15sを境に負荷を 1kWから2kWにステップ状に変化させた。図9より,負 荷が変動しても直流出力電圧は一定値を保つことを確認し た。また,フライングキャパシタ電圧も同じく一定値を保 持可能であることを確認した。

5. 実験結果

シミュレーション結果を確認するため,定格 1kW の試作 機を製作して実験を行なった。表 4 に実験条件を示す。実 験は,入力電圧をスライドレギュレータにより三相 50V と し,出力電圧指令 100V として行なった。

図 10 に実験結果を示す。図 10(a)は入力相電圧と入力電流,図 10(b)は出力直流電圧とフライングキャパシタ電圧で









ある。図 10(a)より,入力電流は力率ほぼ1であるが,ゼロ クロス付近に大きなひずみが確認できる。原因として,電 流のゼロ付近で電流極性の判定に誤差が生じたと考えられ る。今後,改善が必要である。

また,図 10(b)より,直流出力電圧は指令に追従し 100V 一定となっていることがわかる。その際,フライングキャ パシタ電圧は直流出力の 1/4 である 25V に制御可能である ことを確認した。

6. まとめ

本論文では、スイッチ素子数を従来の 1/2 に削減した簡易 型 5 レベル PWM 整流器の新しい回路方式を提案し、シミ ュレーションにより基本的な動作検証を行なった。その際、 直流出力電圧応答、負荷ステップ応答にも追従することを 確認した、また、定格 1kW の試作機を製作し、実験を行い 以下の結果を得た。

・力率ほぼ1に制御可能

・フライングキャパシタの電圧制御が可能



図9 負荷ステップ応答

Fig. 9. Load step response of the output circuit.

表4 実験条件



Output power	125[W]
Input AC voltage	50[V]
Input frequency	50[Hz]
Switching frequency	10[kHz]
DC output voltage command	100[V]
Load resistance	80 [Ω]
Input inductor	2[mH]
Flying capacitor(C1)	100[µF]
Clamping capacitor(C2)	100[µF]
DC link capacitor(C3)	1800[µF]

今後は入力電流ゼロクロス付近のひずみの改善やコンデンサ容量の最適化を行うと共に,提案回路構成を用いた多段化,また,7レベル動作についても検討する予定である。

文 献

- (1) B. Singh, B. N. Singh, A. Chandra, K. Al-Haddad, A. Pandey, and D. P. Kothari : "A Review of Three-Phase Improved Power Quality AC-DC Converters", IEEE Transactions on industrial electronics, Vol.51, No.3, pp.641-660 (2004)
- (2) J. Rodríguez, J. Lai, and F. Z. Peng: "Multilevel Inverters: A Survey of Topologies, Controls, and Applications", IEEE Transactions on industrial electronics, Vol.49, No.4, pp.724-738(2002)
- (3) U. Drofenic, J. W. Kolar, Y. Nishida, Y. Okuma, and J. Sun : "Three-Phase PFC Rectifier Systems", PCC-Osaka 2002 Tutorials, pp.2-93(2002)
- (4) Yasuyuki Nishida : "Passive and Hybrid PFC Rectifiers -A Survey and Exploration of New Possibilities-", IEEJ Transaction, Vol.126, No.7, pp.927-940 (2006)
- (5) I. Ashida, J. Itoh : "A Novel Three-Phase PFC Rectifier Using a Harmonic Current Injection Method", PCC-Nagoya 2007, pp.1302-1307(2007)
- (6) F. Z. Peng : "A Generalized Multilevel Inverter Topology with Self Voltage Balancing", IEEE Transactions on industry applications, Vol.37, No.2, pp. 2024-2031 (2001)
- (7) X. Yuan, I. Barbi : "Fundamentals of a New Diode Clamping Multilevel Inverter", IEEE Transactions on power electronics, Vol.15, No.4, pp.711-718(2000)
- (8) Z. Pan, F. Z. Peng, K. A. Corzine, V. R. Stefanovic, J. M. Leuthen, and S. Gataric : "Voltage Balancing Control of Diode-Clamped Multilevel Rectifier/Inverter Systems", IEEE Transactions on industry applications, Vol.41, No.6, pp.1698-1706(2005)
- (9) A. A. Sneineh, M. Wang : "Novel Hybrid Flying-Capacitor -Half-Bridge 9-Level Inverter", TENCON 2006(2006)
- (10) X. Kou, K. A. Corzine, and Y. L. Familiant : "A Unique Fault-Tolerant Design for Flying Capacitor Multilevel Inverter", IEEE Transactions on power electronics, Vol.19, No.4, pp. 979-987 (2004)
- (11) D. Kang, Y. Lee, B. Suh, C. Choi, and D. Hyun : "An Improved Carrier-Based SVPWM Method Using Leg Voltage Redundancies in Generalized Cascaded Multilevel Inverter Topology", IEEE Transactions on power electronics, Vol.18, No.1, pp. 180-187 (2003)
- (12) F. Z. Peng, J, W. McKeever, and D. J. Adams : "A Power Line Conditioner Using Cascade Multilevel Inverters for Distribution Systems", IEEE Transactions on industry applications, Vol.34, No.6, pp. 1293-1298 (1998)
- (13) J. Lai, F. Z. Peng : "Multilevel Converters-A New Breed of Power Converters", IEEE Transactions on industry applications, Vol.32, No.3, pp.509-517 (1996)



図 10 実験結果 Fig. 10. Experimental result.