

# 出力状態サンプリング間隔の短縮による 制御性能の向上限界検証

◎星野 哲馬 伊東 淳一

長岡技術科学大学 工学部

tetsuma@stn.nagaokaut.ac.jp

itoh@vos.nagaokaut.ac.jp

## 1. はじめに

デジタル制御系においては状態サンプリング間隔が制御性能に及ぼす影響が大きい。現在、入力状態サンプリング間隔を固定したまま、出力状態サンプリング間隔のみを短縮することで、制御性能を向上させる報告があるが、性能向上の限界について考察した論文は著者らの知る限りない<sup>(1,2)</sup>。本論文では、出力状態サンプリングの間隔を短縮した場合の制御性能の上限、特に外乱応答について検討した結果を報告する。

## 2. 出力状態サンプリング間隔の短縮

図1に、解析の対象とするハーフブリッジインバータの回路図を示す。負荷はRL直列とし、外乱電圧  $v_{dist}$  を含む。ここで図1の回路に対し、電流制御を行い、外乱電圧  $\Delta V$  を与えたときの外乱応答を観察し、制御性能の評価を行う。

図2に電流制御系を含んだ制御ブロック図を示す。PWMのサンプリング周期  $T_u$  はキャリア周期  $T_c$  と同一とする。またRL負荷の時定数はキャリア周期の2倍、 $2T_c$  とする。そして、電流PI制御器のゲインは1PU、時定数は  $T_c$  とする。ここで、出力状態サンプリング周期  $T_y$  をキャリア周期  $T_c$  の  $n$  倍とし、遅れを短縮し、外乱応答の改善を図る。

## 3. シミュレーション結果とまとめ

図3に、出力状態サンプリング周期を短縮したときの、ステップ状電圧外乱に対する、負荷電流と出力電圧指令値の応答を示す。サンプリング周期を短縮することで系が安定化され、電流と電圧の、オーバシュートと収束時間が改善されていることがわかる。なお、(d)は連続系PI制御にてPWM変調を行った場合のシミュレーション結果である。(a)~(c)との比較から、出力状態サンプリング周期を短縮していくことで、 $T_y \rightarrow 0$  における理想状態の応答に近づけられる。

以上のことから、出力状態サンプリングの間隔を短縮することで、振動的であった系を安定化することができる。今後は制動係数を一定としたときの固有角周波数の上限について検討する。




図1 ハーフブリッジインバータ





図2 制御ブロック図



(a)  $T_y = T_c$  (b)  $T_y = 1/4 T_c$  (c)  $T_y = 1/16 T_c$  (d) 連続系

図3 外乱応答の変化

## 参考文献

- (1) 水落 麻里子, 辻 俊明, 西 宏章, 大西 公平: “マルチレートサンプリング手法を用いた加速度制御系の実現”, 電学論D, Vol. 126, No. 3, pp.261-268 (2006)
- (2) 小宮山 剛, 横山 智紀: “FPGAによるマルチサンプリングを適用した単相系統連系インバータの電流制御の一提案”, 平成16年電気学会産業応用部門大会, 1-74