5 レベルアクティブ NPC インバータの最適設計に関する検討

樫原 有吾* 伊東 淳一(長岡技術科学大学)

A consideration of an Active Neutral-Point-Clamped Multilevel Inverter about optimization Yugo Kashihara^{*}, Jun-ichi Itoh, (Nagaoka University of Technology)

Abstract:- This paper establishes a loss analysis and capacitor designing method for an active neutral-point-clamped (ANPC) multilevel inverter. The ANPC combines a neutral point clamp circuit and flying capacitor topology. This circuit can reduce the number of components in comparison to conventional multilevel converters. Then, the loss analysis using mathematical expressions are obtained. This analysis results are well agreed with the loss experimental results. The capacitor designing is provided guideline for capacitor parameters.

キーワード:インバータ,マルチレベル,アクティブ中性点クランプ,インバータ損失

(Inverter, multilevel, Active Neutral-Point-Clamped, Inverter loss)

1. はじめに

電力変換器の出力電圧の高調波低減,電流応答の高速化 の観点から,マルチレベル電力変換器が研究されている (¹⁾⁽⁵⁾。マルチレベル電力変換器は従来の2レベルの電力変換 器と比較すると,①レベル数 n に対しスイッチング素子の 耐圧を n-1 分の1に低減できること,②複数レベルの電圧を 出力するので出力電圧の高調波を低減できることが利点と してあげられる。そのため,新幹線や大容量ポンプ等の中 電圧アプリケーションに適用されている。さらに,その一 方で,低圧の用途においても効率や低ノイズの観点からマ ルチレベル電力変換器は有効であり,太陽光発電用の系統 連系インバータや UPS などに応用する動きがある⁽²⁾。

代表的なマルチレベル変換器の回路構成として、中性点 クランプ(以下 NPC)方式と、フライングキャパシタ(以下 FC) 方式があげられる⁽¹⁾⁽⁴⁾。NPC 方式は、ダイオードによって中 性点電圧をクランプすることで複数の電圧レベルを出力す る。しかし、出力レベルに応じてスイッチング素子が増加 するため、各スイッチング素子の損失増加が懸念される。 FC 方式は、直流リンクコンデンサと FC 電圧を合成するこ とで複数の電圧レベルを出力する。しかし、レベル数の増 加に伴い、コンデンサが多数必要となり、各コンデンサの 電圧バランス制御が困難になる。

そこで筆者らは、マルチレベル電力変換器の一方式として、5レベルアクティブ中性点クランプ形(以下 ANPC)イン バータに注目している⁽³⁾。ANPC 方式は、NPC 方式と FC 方 式を組み合わせた回路構成となっており、従来方式と比較 すると、主回路を構成する素子数が少なく、従来方式の短 所を解決でき、低コスト化、高効率化が期待できる。

しかし、マルチレベル電力変換器を低圧用途に用いるた めには、2 レベル変換器よりも高効率であることが要求され る。変換器の効率や損失を検討する手段として損失シミュ レーションがあげられる。しかし、損失シミュレーション ではある条件での損失は確認できるが、損失最小点の検討 など最適設計には大量のカットアンドトライが必要であ り、変換器の最適設計の手段として有効であると考えにく い。

筆者らは, ANPC 方式の最適設計の指針を明確に示すこと を目的としてこれまで研究を行っている⁽⁵⁾。特に高効率化の 検討として 5 レベル ANPC インバータ回路の損失の定式化 を行ってきた。しかし,これまでの解析では,動作条件が 負荷力率1に限定されたり,使用素子が MOSFET に限られ るなど限定条件が多くあった。

本論文では、ANPC 方式の損失を一般化し、負荷力率や使 用素子に応じて損失を算定する方法を確立した。さらに素 子の一つであるコンデンサに注目し、コンデンサのパラメ ータ設計、損失、パワー密度について検討を行う。本稿で は、まず、5 レベル ANPC インバータの損失の定式化を行い、 実機の損失の評価と比較し、妥当性を示す。次に、コンデ ンサパラメータ設計及び選定指針の検討を行ったので報告 する。

5 レベル ANPC インバータの動作原理

Fig.1 に 5 レベル ANPC インバータの回路図を示す。Fig.1 より,5 レベル ANPC インバータ回路は一相あたり 8 つの素 子と 3 つのキャパシタで構成される。フライングキャパシ タ C_1 に 1/4 E_{dc} の電圧が, 直流平滑キャパシタ C_2 , C_3 に 1/2 E_{dc} の電圧がクランプされており、これらの電圧をスイッチングによって、加減算を行い複数レベルの電圧を出力する。

ANPC 回路の特徴は、①電源側のスイッチング素子群 Cell2(S₅~S₈)は Cell1(S₁~S₄)のスイッチに比べ 2 倍の耐圧が 必要となるが、スイッチング周波数は出力周波数と同じ周 波数であるので Cell2 のスイッチング損失はほとんど発生し ないこと、②フライングキャパシタ C_1 の電圧が制御可能な ので電圧バランス回路が不要であること、があげられる。 よって、最適な素子を選定することで効率の向上が期待で きる。

3. 制御方式

Fig.2 に ANPC 回路の PWM 信号生成法を示す。これは, フライングキャパシタ方式の PWM 信号生成法を応用した ものである。Fig.2 より, Cell1 のゲート信号は正弦波指令値 と位相が互いに反転した2本の三角波を比較して PWM 信号 を得る。本制御方式におけるデューティ比 D_{ref} は(1), (2)式 で得られる。

指令値 正の半周期 : $D_{ref} = 2a\sin\theta - 1 \quad (0 \le \theta \le \pi)$(1)

指令値 負の半周期 : $D_{ref} = 2a\sin\theta + 1 (\pi \le \theta \le 2\pi)$(2)

ここで、a は指令値の振幅、Øは任意の出力角度である。また、Cell2のスイッチング素子は電圧指令値の極性判定を行い、正の半周期でS₅、S₇を、負の半周期でS₆、S₈を導通させる。また、フライングキャパシタの充放電モードをキャリア周期毎に選択するため、キャリア周波数の応答でコンデンサの電圧のバランスをとりながら、電圧指令値に追従したマルチレベル電圧が出力できる。

4. 損失の算定

〈4·1〉損失計算法

5 レベル ANPC インバータの損失計算について説明する。 電力損失は以下の条件で計算を行う。

- 1)負荷電流リプルは無視できる(電流源負荷とみ なせる)
- 2)コンデンサのリプル電圧は無視できる(直流電 圧源とみなせる)

5 レベル ANPC インバータの電力損失 *P*_{Loss} は各部の損失 より, (3)式で定義できる。

 $P_{Loss} = P_{Cell1} + P_{Cell2} + P_{FC} + 2P_{CDC}$ (3)

ここで、 P_{Cell1} は Cell1 の損失、 P_{Cell2} は Cell2 の損失、 P_{FC} はフライングキャパシタの損失、 P_{CDC} は直流平滑キャパシタの損失である。以下、各部の損失について検討する。

〈4·1·1〉 Cell1 の損失

A.導通損失

導通損失は、スイッチ(IGBT, MOSFET)側とダイオード側 に発生する損失に分けることができる。ここで、素子に流



Fig.1. Single phase 5-level ANPC inverter circuit topology.



Fig.2. Gate signals.

れる正の電流はすべてスイッチ側に,負の電流はFWD 側を 流れると仮定する。また,MOSFET の場合,オン抵抗が小 さければスイッチ側に正負両方向に電流が流れる。しかし, FWD のオン電圧特性を MOSFET と同一にすることで検討 が可能となるので,電流方向により規定する。

正弦波三角波比較方式を前提とすると、Cell1の導通損失の平均値 P_{Switch}は、スイッチのオン電圧とスイッチに流れる 電流から導出することができそれぞれ(4)~(6)式にて表せる。

$P_{Switch} = \frac{1}{2\pi} \int_{\phi}^{\pi-\phi} v_{on} i_{swi} dx \qquad \dots$	(4)
$v_{on} = r_{on}I + v_0 \dots$	(5)
$i_{sw1} = I_m \sin(\theta + \phi) D_{ref}$	(6)

ここで、 v_{on} はスイッチのオン電圧、 i_{swl} は素子に流れる電流、 r_{on} はスイッチのオン抵抗、Iは素子に流れる電流、 v_{o}

は 0A の時のオン電圧降下, I_m は負荷電流ピーク値である。 また, IGBT のオン電圧は PN 接合による電圧降下と抵抗分 にある電圧降下として, (5)式にて表現しているが, MOSFET は抵抗特性であるため, (5)式において $v_0=0$ とすれば表現で きる。

以上より, Cell1 の素子 1 つに発生する順方向の導通損失 Pon_Sw1 は(4)式に(5), (6)式を代入して整理すると, (7)式にて 得られる。

$$P_{On_{-}Sut} = I_{m} \left(\frac{v_{0}}{2\pi} - \frac{1}{2} v_{0} \cos \phi + \frac{1}{8\pi} I_{m} r \sin 2\phi - \frac{1}{4\pi} I_{m} r \phi + \frac{2}{3\pi} I_{m} a r \cos \phi + \frac{1}{4} a v_{0} \cos \phi \right) \dots (7)$$

一方, FWD 側の損失 *Pon_FWD*1 は出力電流の極性が負であることに注意して(8)式で導出することができる。

$$P_{On_{-}FWD1} = I_{m} \left(\frac{v_{0}}{2\pi} + \frac{1}{2} v_{0} \cos \phi + \frac{1}{8\pi} I_{m} r \sin 2\phi + \frac{1}{4\pi} I_{m} r + \frac{1}{4\pi} I_{m} r \phi - \frac{2}{3\pi} I_{m} a r \cos \phi - \frac{1}{4} a v_{0} \cos \phi \right)$$
(8)

B.スイッチング損失

スイッチング損失はスイッチに印加される電圧とスイッ チに流れる電流に比例すると仮定する。このとき, Cell1 の スイッチング損失 *P*_{swl} はデューティ比によらず,流れる電 流とスイッチング回数に依存するので, (9)式で導出するこ とができる。

$$P_{sw1} = \frac{1}{4\pi} E_{dc} I_m (e_{on} + e_{off}) f_c \qquad (9)$$

ここで, E_{dc} は入力電圧, e_{on} はスイッチング1回のターン オン損失(J), e_{off} はターンオフ損失(J), f_c はキャリア周波数 である。

また, FWD のリカバリ損失 *P_{Recl}* も(9)式と同様に導出す ることができ(10)式のように導出することができる。

$$P_{\text{Recl}} = \frac{1}{4\pi} V_{dc} I_m e_{rr} f_c \quad(10)$$

ここで, e_{rr}はリカバリ損失(J)である。

〈4·1·2〉Cell2 の損失

A.導通損失

Cell2 の導通損失は、Cell1 の考え方と同様に導出すること ができる。ただし、Cell2 素子の中で、S₅、S₇は出力電圧指 令値が正の時にオン、S₆、S₈は出力電圧指令値が負の時にオ ンするため、スイッチ電流が異なる。従って、Cell1 のスイ ッチ電流を用いて S₅、S₇に流れるスイッチ電流 i_{sw2A} は(11) 式で、S₆、S₈に流れるスイッチ電流 i_{sw2B} は(12)式で得られる。

$i_{sw2A} = I_m \sin(\theta + \phi)(\sin \theta)$	 	 (11)
$i_{sw2B} = I_m \sin(\theta + \phi)(\sin \theta)$	 	 (12)

S₅, S₇のスイッチ側の導通損失 P_{On_Sw24}は, (11)式を(4)式 に代入して(13)式のように得られる。

$$P_{On_{Sw2A}} = \frac{1}{2\pi} \left[ar(\frac{1}{6}\cos 2\phi + \frac{2}{3}\cos \phi + \frac{1}{2})I_{m}^{2} + av_{\theta} \left(\frac{1}{2}\pi\cos\phi - \frac{1}{2}\sin\phi + \frac{1}{2}\phi\cos\phi \right)I_{m} \right]$$
(13)

同様に、S₅、S₇の FWD 側の導通損失 P_{On_FWD24} は、逆方 向に流れる電流から、(14)式で導出することができる。

$$P_{On_{-}FWD2A} = \frac{1}{12\pi} \left\{ I_{m} a (8I_{m} r \sin(\frac{\phi}{2})^{4} - 3v_{0} \sin\phi + 3\phi v_{0} \cos\phi) \right\} . (14)$$

同様に、S₆、S₈のスイッチ側の導通損失とFWD側の導通 損失は、S₆、S₈の電流の流れる期間が異なることを考慮する と、それぞれ、(15)、(16)式で導出できる。

B.スイッチング損失

Cell2 のスイッチング損失は、Cell2 のスイッチが出力周波 数でスイッチングを行うため、キャリア周波数と同じ周波 数でスイッチングする Cell1 のスイッチング損失と比較し て、Cell2 のスイッチング損失は十分小さく無視できる。

〈4・1・3〉フライングキャパシタの損失

フライングキャパシタの損失 P_{FC} は、等価直列抵抗(以下 ESR)に発生する。 P_{FC} は(17)式で計算できる⁽⁶⁾。

$$P_{FC} = I_{rms} \frac{^2}{_{FC}} R_{FC} \tag{17}$$

ここで、*I_{rms_FC}*はフライングキャパシタに流れるリプル電 流実効値、*R_{FC}*はフライングキャパシタの ESR である。*I_{rms_FC}* は、負荷力率と変調率の関数となる。スイッチング周波数 帯リプルは非線形のため、一般的に解くことはできない。 そこで、シミュレーションにより、電流実効値、負荷力率 と変量率の関係を求める。その結果、*I_{rms_FC}*は(18)式で、*R_{FC}* は(19)式で導出することができる。

$$I_{rms_FC} = K_{cf} I_{peak} \frac{1}{F_{fn}} \dots (18)$$

$$R_{FC} = \frac{\tan \delta}{2\pi f C} \frac{1}{F_{fn}} \dots (19)$$

ここで、 K_{cf} はシミュレーションで求めたフライングキャ パシタの電流実効値係数であり、Fig.3(a)に示す値である。 K_{cf} は、変調率 a と負荷力率角 ϕ によって決定される。 $\tan \delta$ は 損失角の正接である。この $\tan \delta$ は 120Hz で正規化されてい るため、 I_{rms_FC} 、 R_{FC} は 120Hz を基準とした値に換算する必 要がある⁽⁶⁾。(18)、(19)式中の F_{fn} は周波数補正係数であり、 これを用いることで、 I_{rms_FC} 、 R_{FC} は 120Hz を基準とした値 に換算することができる。

〈4・1・4〉 直流平滑キャパシタの損失

直流平滑キャパシタの損失 *P_{cDc}*はフライングキャパシタの損失と同様の手順で(20)式~(22)式で計算できる。

$$P_{CDC} = I_{rms_CDC}^{2} R_{CDC} \qquad (20)$$

ここで、 I_{rms_CDC} は直流平滑キャパシタに流れるリプル電流実効値、 R_{CDC} は直流平滑キャパシタの ESR、 K_{cdc} は直流 平滑キャパシタの実効値係数である。 K_{cdc} は Fig.3(b)より得られる。

〈4・2〉実験による損失測定

4.1 で導出した ANPC 変換器中の素子に発生する損失計算 方法の妥当性を確認するために実機実験を行い,実験での 損失と理論式による損失が一致しているか確認を行った。 Table1 に実験条件を示す。

Fig.4 に負荷を 200W から 1100W まで変化させたときの 5 レベル ANPC インバータの効率特性を示す。Fig.4 よりすべ ての測定範囲において効率 98%以上を達成し,450W のとき 最高効率 98.9%であることを確認した。

Fig.5 に実験と理論値の損失を比較した結果を示す。Fig.5 より, 推定した損失と実測の誤差は最大 1.9W(450W 時)であった。

Fig.6 にスイッチに発生する損失の解析結果を示す。Fig.6 より 5 レベル ANPC インバータの損失は導通損失が支配的 であることがわかる。

5. コンデンサの選定

〈5・1〉コンデンサの設計

〈5・1・1〉フライングキャパシタの容量設計

フライングキャパシタ容量 C_1 は, C_1 に流れる電流とリプ ル電圧 ΔV_o , フライングキャパシタの充電もしくは放電時の 電圧時間積から導出することができる。フライングキャパ シタの電圧はキャリア周期で充電もしくは放電を行うた め,電圧時間積は同じとしてどちらか一方だけ考えればよ い。従って, C_1 は(23)式によって求めることができる。

C	_	$I_{peak}T$	V_{DC}	(22)
C_1	_	$8\Delta V_{c}$	V_{m}	(23)

ここで, I_{peak} は負荷電流ピーク値,Tはキャリア周期, ΔV_{c1} はフライングキャパシタの電圧リプル, V_{DC} は直流電圧, V_m は出力電圧最大値である。

〈5・1・2〉 直流平滑キャパシタの容量設計

ANPC 方式は、直流中点電位を使用するため、直流平滑キャパシタ C_2 、 C_3 を直列に接続する。 C_2 、 C_3 は直流中点電位の変動を元に、直流平滑キャパシタの電圧リプル ΔV_{cn} と直流中点に流れる電流から(24)式で導出することができる。

$$C_2 = \frac{V_m}{2\omega\Delta V_{cn}V_{DC}} I_{peak} \left(\sqrt{3} - \frac{\pi}{3}\right) \dots (24)$$

C₃も同様に求めることができる。

〈5・2〉コンデンサの選定指針に関する検討

コンデンサは,静電容量,耐圧に加え,許容リプル電流 を満足しなければならない。これらを満足しつつ,体積最 小となる最適設計指針を検討する。

Fig.7 にコンデンサの選定フローチャートを示す。設計仕



Fig.3. Current Coefficient.

Table 1 Experimental parameters.

((a)) Circuit	parameter

Input voltage	283V	Carrier frequency		10kHz
Output current	10A	DI lood	resistance	8.78Ω
Rated power	1.0kW	KL IOAU	inductance	2mH
Output frequency	50Hz			

(b) MOSFET parameter 1 (S_1-S_4)

On resistance	8mΩ (125 deg C)	Body-Drain diode forward voltage		1.3V
Rise time	105ns	Body-Drain diode reverse recovery time		130ns
Fall time	74ns	Switching IRFP4 Device (1		668pBF IR)
(c)MOSFET parameter 2 (S ₅ -S ₈)				
On resistance	18mΩ	Body-Drain	diode	1 3V

On resistance	(125 deg C)	forward voltage		1.5 V
Rise time	29ns	Body-Drain diode reverse recovery time		200ns
Fall time	16ns	Switching Device	IXFB1 (I2	70N30P (YS)

(d) Flying Capacitor parameter

	Flying Capacitor	DC smoothing capacitor
Capacity	100µF	4700µF
tanδ	0.2	0.15
Rated ripple current	0.69Arms	15.9Arms
Device	LGU2W101MELA (nichicon)	FXA2G472YD (Hitachi)

様を入力として Fig.7 に示す手順で選定を行うことで、コン デンサの選定が可能となる。設計仕様は、コンデンサの電 圧リプル ΔV_n 、出力電圧 V_{out} 、入力電圧 V_{dc} 、出力電流最大値 I_{peak} からなる。まず、設計するコンデンサの周波数を決め、 仕様に基づいてフローチャートからコンデンサの容量 C_n 、 耐圧、リプル電流 I_{rip} を求める。 C_n は(23)式及び(24)式で得 られる。耐圧は、コンデンサの印加電圧の 3/2 倍を目安とす る。リプル電流は(18)式及び(21)式を用いて得られる。設計 したパラメータを基に、コンデンサの許容リプル電流、体 積、容量の順に設計値を満足するコンデンサを選定する。 ここで、設計したパラメータの許容リプル電流を I_{rip} 体積 を Vol とし、データシートの許容リプル電流を I_{rip} 体積 を Vol とし、データシートの許容リプル電流を I_{rip} 体積 を Vol とし、コンデンサの設計及び選定を行う。

Table2 に選定に用いたコンデンサを示す。電解コンデン サはエネルギー当たりの体積が小さく、コストが他のコン デンサに比べ安価であるという特徴があげられる。一方、 フィルムコンデンサは、高耐圧、低 ESR といった特徴があ げられる。

選定に当たって、コンデンサ単体では選定条件を満たす ことが難しいため、フライングキャパシタは素子を2並列 に、直流平滑キャパシタは3並列にして検討している。ま た、選定に用いるフィルムコンデンサの耐圧は250Vである が、容量と許容電流リプルの観点からフライングキャパシ タに使用するとして検討する。

Fig.8 に Table3 のコンデンサシリーズのキャパシタ容量に 対するリプル電流を, Fig.9 に Table3 のコンデンサシリーズ の体積に対するリプル電流を, そして, Fig.10 に Table3 の コンデンサシリーズの体積に対するリプル電流を示す。こ れらの図を用いて,設計値を満たすようなコンデンサの選 定を行う。まず, Fig.8 において,設計したキャパシタ容量 とリプル電流のうち,どちらが支配的かを判断する。次に, Fig.9, 10 にて,キャパシタ容量もしくは,許容リプル電流 を満たす最小の体積のコンデンサを選択する。

Table3 に Fig.7 を用いて Table1(a)を仕様としてコンデンサの





Fig.4. Efficiency of the ANPC inverter (Experimental results).

パラメータを設計, 選定した結果を示す。選定の際, コン デンサの市販品の耐圧や許容リプル電流は系列化されてい るため, 今回設計したコンデンサを満足する素子はない。 そこで, 市販品の中で選定条件に近いものを候補とした。 Table3 よりフライングキャパシタの選定を行った結果, 電 解コンデンサは許容リプル電流で支配され, フィルムコン デンサは静電容量で支配されることがわかった。フィルム コンデンサを使用する場合, 電解コンデンサと比較して, 体積が2倍になるが容量を約1/37にできる。Table2より平 滑キャパシタの選定もフライングキャパシタの場合と同様 に行った結果, リプル電流の制約から5倍の容量を選定し た。

〈5・3〉コンデンサ体積に対する効率の検討

これまでの結果を用いて,スイッチング周波数に対する 効率と体積の検討を行う。変換器の仕様は Table 1(a)の条件 とし,出力周波数を 50Hz としてスイッチング周波数を 1kHz から 100kHz まで変化させた場合の効率を検討する。

Fig.11(a)にスイッチング周波数を 1k~100kHz まで変化さ せたときのフライングキャパシタ容量設計値を, Fig.11(b) に出力周波数を 1~100Hz まで変化させたときの DC 平滑キ ャパシタ容量設計値を示す。Fig.11 より,各周波数のコンデ ンサ容量に対して, Fig.7 の設計チャートを用いてキャパシ タの選定を行い,それぞれの効率と体積を検討する。キャ パシタは,電解コンデンサから選定を行った。

Fig.12 にスイッチング周波数を変化させたときの効率特 性を示す。Fig.12 より,全てのスイッチング周波数において 効率が98.5%以上の変換器が設計可能であることがわかる。 高周波領域において効率が低下するのは,スイッチング損 失が,周波数に比例して増加しているためである。

Fig.13 にスイッチング周波数を変化させたときのフライングキャパシタの体積を示す。1kHz 付近では 99cm³,



Fig.7. Design produce flowchart. Table 2 Capacitor.

Manufacturer	Category	Series
	T 1	KMM
NIPPON CHEMI-CON	Electrolytic	KMR
	capacitor	LXS
SHIZUKI	Film capacitor	MIC-NA

100kHz 付近では 91.5cm³の体積になることがわかる。つま り,フライングキャパシタは電解コンデンサを使用すると リプル電流の観点からほとんど小型化できない。

6. 結論

本論文では、ANPC 方式のパラメータ設計の指針を明確に 示すことを目的として効率、体積の観点から損失とコンデ ンサの選定について検討を行った。損失に関しては、変換 器の素子の損失計算法を導出し、実機実験と比較を行った。 実験では、変換器最高効率が 98.9%(*P*out:450W 時)を確認し た。また、実験の損失と理論損失を比較したところ 2W の誤 差となった。コンデンサの選定については、選定フローチ ャートを示し、スイッチング周波数が 1kHz から 100kHz の 範囲において、効率 98.5%以上の変換器が設計可能であるこ とを示した。

今後は、変換器のヒートシンク設計について検討し、変換器の効率とパワー密度、それぞれに応じた設計方法について検討する予定である。



- (2) 山田正樹 他:「階調制御型瞬停補償装置の提案」,電学論 D, 125 巻 2
 号, pp119-125 (2005)
- (3) Barbosa, P.; Steimer, P.; Steinke, J.; Meysenc, L.; Winkelnkemper, M.; Celanovic, N: "Active Neutral-point-Clamped Multilevel Converter", Power Electronics Specialists Conference, 2005. PESC '05. IEEE 36th 16-16 June 2005 Page(s):2296 – 2301

Table 3 Capacitor parameters.



Fig.11. Relations between Capacitors and frequency.



Fig.13. Relations between the Volume

and Switching frequency.

- (4) 釜我 晶武,成 慶珉 他「フライングキャパシタマルチレベル電力変換器の集積化の基礎検討」平成 20 年電気学会産業応用部門大会, pp.I-373-I-376 (2008)
- (5) Y. kashihara, J. Itoh : "Loss analysis of 5-level Active NPC Inverter using phase-shift control method", Korea-Japan Joint Technical Workshop on Semiconductor Power Converter, pp.79-82 (2010)
- (6)(株)日本ケミコン: テクニカルノート http://www.chemi-con.co.jp/catalog /pdf/al-j/al-sepa-j/001-guide/al-technote-j-090901.pdf