

5 レベルアクティブ NPC インバータのパラメータ設計

学生員 樫原 有吾* 正員 伊東 淳一*

Parametric design of a Five-level Active NPC Inverter

Yugo Kashihara*, Student Member ,Jun-ichi Itoh*, Member

Abstract: This paper establishes a loss analysis and capacitor designing method for an active neutral-point-clamped (ANPC) multilevel inverter. The ANPC combines a neutral point clamp circuit and flying capacitor topology. This circuit can reduce the number of components in comparison to conventional multilevel converters. Then, the loss analysis using mathematical expressions are obtained. This analysis results are well agreed with the loss experimental results.

キーワード:マルチレベル変換器,アクティブ NPC,インバータ,パラメータ設計

Keywords : Multilevel converter, Active NPC, Inverter, Parametric design

1. はじめに

電力変換器の出力電圧の高調波低減,電流応答の高速化の観点から,マルチレベル電力変換器が研究されている⁽¹⁾⁻⁽³⁾。マルチレベル電力変換器は従来の2レベルの電力変換器と比較すると,レベル数nに対しスイッチング素子の耐圧をn-1分の1に低減できること,複数レベルの電圧を出力するので出力電圧の高調波を低減できることが利点としてあげられる。そのため,新幹線や大容量ポンプ等の3.3kV系や6.6kV系の中電圧用途に使用されている。さらに,その一方で,200V系や400V系の低圧の用途においても高効率化や低ノイズ化の観点からマルチレベル電力変換器は有効であり,太陽光発電用の系統連系インバータやUPSなどに応用する動きがある⁽⁴⁾⁽⁵⁾。

代表的なマルチレベル変換器の回路構成として,中性点 クランプ(以下 NPC)方式と,フライングキャパシタ(以下 FC) 方式があげられる⁽⁶⁾⁽⁷⁾。NPC 方式は,ダイオードによって中 性点電圧で出力電圧をクランプすることで複数の電圧レベ ルを出力する。しかし,出力レベルに応じてスイッチング 素子が増加するため,各スイッチング素子の損失増加が懸 念される。FC 方式は,直流リンクコンデンサと FC 電圧を 合成することで複数の電圧レベルを出力する。しかし,レ ベル数の増加に伴い,コンデンサが多数必要となり,各コ ンデンサの電圧バランス制御が困難になる。

そこで筆者らは,マルチレベル電力変換器の一方式として,5レベルアクティブ中性点クランプ形(以下 ANPC)イン

バータに注目している⁽⁸⁾⁽⁹⁾。ANPC 方式は,NPC 方式とFC 方式を組み合わせた回路構成となっており,従来方式と比 較すると,通過素子数が少なく,従来方式の短所を解決で き,低コスト化,高効率化が期待できる。

しかし,マルチレベル電力変換器により高効率化を実現 するには,損失の発生特性をよく把握しなくてはならない。 変換器の損失特性を検討する手段として損失シミュレーシ ョンと数式による損失解析があげられる。損失シミュレー ションの場合,ある特定条件での損失は確認できるが,損 失最小点の検討をする場合には何度もカットアンドトライ が必要である。よって,変換器の最適設計の観点から考え ると非常に煩雑である。一方,数式を用いた理論解析の場 合,式が導出できれば,デバイスパラメータや回路パラメ - タに応じて,容易に損失が求められるため,最適化の検 討がしやすくなる。これによって, 例えば, 体積の検討や, 高効率・高パワー密度等の要求を満たす変換器を設計する 際に非常に有用と考える。しかし,現在まで ANPC の回路 方式や制御方式について検討した報告は多い⁽⁹⁾⁻⁽¹¹⁾が,回路 パラメータ設計や,発生損失を数式化して扱っている論文 は著者らの知る限りない。

本論文では,5 レベル ANPC インバータ回路の半導体素 子,キャパシタ素子の電力損失特性及びキャパシタ容量設 計方法を明らかにする。本論文の目的は ANPC 方式の最適 設計の指針を示す前段階として,回路パラメータや発生損 失を定量的に扱う数式を導出することにある。これによっ て,ANPC 変換器の設計が容易にできる。

まず,本論文では,ANPC 変換器の動作原理について説明 する。次に,変換器の動作をもとに5 レベル ANPC インバ ータの半導体素子の損失とキャパシタ素子の容量設計及び

 ^{*} 長岡技術科学大学 〒940-2188 新潟県長岡市上富岡町 1603-1 Nagaoka University of Technology, 1603-1, Kamitomioka, Nagaoka Niigata 940-2188

損失の計算法について述べる。最後に,実機を試作し基本 動作を確認する。そして,各部の動作波形と設計値の妥当 性,実機の損失と数式を用いた損失解析結果を比較し,設 計法と損失解析式の妥当性の確認を行い,よく一致したの で報告する。

2. アクティブ NPC 方式の動作

2·1 動作原理

Fig.1 に単相 5 レベル ANPC インバータの回路図を示す。 Fig.1 より,5 レベル ANPC インバータ回路は一相あたり 8 つの素子と3つのキャパシタで構成される。5 レベル ANPC インバータ回路の半導体素子は、Cell ごとにスイッチング動 作が異なる。Cell1 の素子は PWM 駆動し,Cell2 は出力周波 数周期で駆動する。また,キャパシタ素子に関して,3つの キャパシタの内, C_1 はフライングキャパシタ, C_2 , C_3 は直 流平滑キャパシタの働きをする。フライングキャパシタ C_1 に $1/4E_{dc}$ の電圧が,直流平滑キャパシタ C_2 , C_3 に $1/2E_{dc}$ の 電圧がクランプされている。

ANPC 回路の特徴は, 電源側のスイッチング素子群 Cell2(S₅~S₈)は Cell1(S₁~S₄)のスイッチに比べ 2 倍の耐圧が 必要となるが, Cell2 のスイッチング周波数は出力周波数と 同じ周波数であるのでCell2 のスイッチング損失はほとんど 発生しないこと, 直流平滑キャパシタ C_2 , C_3 およびフラ イングキャパシタ C_1 の電圧が制御可能なので電圧バランス 回路が不要であること,があげられる。

Fig.2 に 5 レベル ANPC の正の電流経路を, Table3 に 5 レ ベル ANPC のスイッチングパターンを示す。Fig.2, Table1 より, ANPC 方式の出力電圧は, 直流平滑キャパシタ電圧と フライングキャパシタ電圧を加減算することで, $\pm 1/2E_{dc}$, $\pm 1/4E_{dc}$, 0 の 5 つの電圧を出力する。5 レベル ANPC のスイ ッチングパターンは全 8 パターンあり, $\pm 1/4E_{dc}$ のスイッチ ングパターンを選択するときにフライングキャパシタの充 放電を行う。スイッチングパターンから, Cell ごとに最適な 素子を選定することで効率の向上が期待できる。

2•2 制御方式

Fig.3 に ANPC 回路の PWM 信号生成法を示す。これは, フライングキャパシタ方式の PWM 信号生成法を応用した ものである。Fig.3 より, Cell1 のゲート信号は正弦波指令値 と位相が互いに反転した2本の三角波を比較して PWM 信号 を得る。本制御方式におけるデューティ比 D_{ref} は(1),(2)式 で得られる。

正の半周期 : $D_{ref} = 2a\sin\theta - 1$ $(0 \le \theta \le \pi)$ (1)

負の半周期 : $D_{ref} = 2a\sin\theta + 1$ ($\pi \le \theta \le 2\pi$).....(2)

ここで, a は指令値の振幅, θ は出力位相角である。また, Cell2 のスイッチング素子は電圧指令値の極性判定を行い, 正の半周期で S_5 , S_7 を,負の半周期で S_6 , S_8 を導通させる。 また,フライングキャパシタの充放電モードをキャリア周 期毎に選択するため,キャリア周波数の応答でコンデンサ



Fig.1. Single phase 5-level ANPC inverter circuit topology.



Fig.2. Current pathway of 5-level ANPC inverter circuit topology.

Table 1 Switching pattern and flying capacitor voltage.

	CellI			Cell2				Flying capacitor C_1		Output	
No	S_1	S_2	S_3	S_4	S_5	S_6	S_7	S_8	$i_{FC} \ge 0$	$i_{FC} \leq 0$	voltage
1	1	0	1	0	1	0	1	0	-	-	$+1/2E_{dc}$
2	0	1	1	0	1	0	1	0	Charge	Discharge	$+1/4E_{dc}$
3	1	0	0	1	1	0	1	0	Discharge	Charge	$+1/4E_{dc}$
4	0	1	0	1	1	0	1	0	-	-	+0
5	1	0	1	0	0	1	0	1	-	-	-0
6	0	1	1	0	0	1	0	1	Discharge	Charge	-1 /4 <i>E</i> _{dc}
7	1	0	0	1	0	1	0	1	Charge	Discharge	-1/4 <i>E</i> _{dc}
8	0	1	0	1	0	1	0	1	-	-	$-1/2E_{dc}$

の電圧のバランスをとりながら,電圧指令値に追従したマ ルチレベル電圧が出力できる。

3. 半導体素子の損失計算法

5 レベル ANPC インバータの損失計算について説明する。 計算を容易にするため,スイッチング周波数は出力周波数 より十分高く,電力損失は以下の条件が成立すると見なす。

- 1)負荷電流リプルは基本波に対し,十分小さく無 視できる(電流源負荷とみなせる)
- 2)コンデンサのリプルはコンデンサ電圧に対し十 分小さく,無視できる(コンデンサは直流電圧源 とみなせる)

5 レベル ANPC インバータの電力損失 *P*_{Loss} は各部の損失 より,(3)式により定義できる。

 $P_{Loss} = P_{Cell1} + P_{Cell2} + P_{FC} + C_{DCSC} \qquad (3)$

ここで, P_{Cell1} は Cell1 の損失, P_{Cell2} は Cell2 の損失, P_{FC} はフライングキャパシタの損失, P_{CDC} は直流平滑キャパシタの損失である。以下,各部の損失について検討する。

3・1 Cell1 の損失計算法

(1) 導通損失

導通損失は,スイッチ(IGBT,MOSFET)側とダイオード側 に発生する損失に分けることができる。ここで,素子に流 れる正の電流はすべてスイッチ側に,負の電流はFWD側を 流れると仮定する。また,MOSFETの場合,オン抵抗が小 さければスイッチ側に正負両方向に電流が流れる。しかし, FWDのオン電圧特性を MOSFET と同一に設定することで 損失は計算できる。

Cell1 の導通損失の平均値 P_{Switch} は,スイッチのオン電圧 とスイッチに流れる電流から導出することができ,それぞ れ(4)~(6)式にて表せる。

$P_{Switch} = \frac{1}{2\pi} \int_{\phi}^{\pi-\phi} v_{on} i_{sw1} dx \dots$	(4)
$v_{on} = r_{on}I + v_0 \dots$	(5)
$i_{sw1} = I_m \sin(\theta + \phi) \left(\frac{1}{2} \left(1 + D_{ref}\right)\right)$	(6)

ここで, v_{on} はスイッチのオン電圧, i_{sw1} は素子に流れる電流, r_{on} はスイッチのオン抵抗,Iは素子に流れる電流, v_{o} は 0A の時のオン電圧降下, I_m は負荷電流ピーク値, ϕ は負荷力率である。また,オン電圧は IGBT を想定し,PN 接合による電圧降下と抵抗分にある電圧降下として,(5)式にて表現しているが,MOSFET は抵抗特性であるため,(5)式において $v_0=0$ とすれば表現できる。 D_{ref} はデューティ比である我,パルス生成に三角波比較方式を使用すると仮定すれば,(1),(2)式で表される。

以上より, Cell1 の素子 1 つに発生する順方向の導通損失 P_{On_sw1}は(4)式に(5),(6)式を代入して整理すると,(7)式にて 得られる。





$$P_{On_{-}sw1} = I_{m} \left(\frac{v_{0}}{2\pi} - \frac{1}{2} v_{0} \cos \phi + \frac{1}{8\pi} I_{m} r_{on} \sin 2\phi - \frac{1}{4\pi} I_{m} r_{on} \phi - \frac{2}{3\pi} I_{m} a r_{on} \cos \phi - \frac{1}{4} a v_{0} \cos \phi \right)$$
(7)

ー方,FWD 側の損失 *P*_{*on_FWD1} は出力電流の極性が負であることに注意して,(4)式の積分範囲を設定し,(5),(6)式を代入すると(8)式で求められる。</sub>*

$$P_{On_{-}FWD1} = I_{m} \left(\frac{v_{0}}{2\pi} + \frac{1}{2} v_{0} \cos \phi + \frac{1}{8\pi} I_{m} r_{on} \sin 2\phi + \frac{1}{4\pi} I_{m} r_{on} + \frac{1}{4\pi} I_{m} r_{on} \phi - \frac{2}{3\pi} I_{m} a r_{on} \cos \phi \dots (8) - \frac{1}{4} a v_{0} \cos \phi \right)$$

(2) スイッチング損失

スイッチング損失はスイッチに印加される電圧とスイッ チに流れる電流に比例すると仮定する。このとき, Cell1 の スイッチング損失 *P*_{sw1} はデューティ比によらず, 流れる電 流とスイッチング回数に依存するので, (9)式で導出するこ とができる。

$$P_{sw1} = \frac{1}{4\pi} E_{dc} I_m (e_{on} + e_{off}) f_c \qquad(9)$$

ここで, E_{dc} は入力電圧, e_{on} はスイッチング1回のターン オン損失エネルギー(J) ρ_{of} はターンオフ損失エネルギー(J), f_c はキャリア周波数である。また,FWDのリカバリ損失 P_{Rec1} も(9)式と同様に導出することができ(10)式となる。

$$P_{\text{Re}c} = \frac{1}{4\pi} E_{dc} I_m e_{rr} f_c \quad(10)$$

ここで ,*e_{rr}は*1回のリカバリ損失のエネルギー(J)である。

3•2 Cell2 の損失計算法

(1) 導通損失

Cell2の導通損失は,Cell1の考え方と同様に導出すること

ができる。ただし, Cell2 素子の中で, S₅, S₇は出力電圧指 令値が正の時にオン, S₆, S₈は出力電圧指令値が負の時にオ ンするため, 各素子のスイッチ電流波形は Cell1 と異なる。 すなわち, S₅, S₇に流れるスイッチ電流 i_{sw2A} は出力電圧指 令値が正の期間のときに流れ, S₆, S₈に流れるスイッチ電流 i_{sw2B} は出力電圧指令値が負の期間のときに流れる。Cell1 の スイッチ電流 i_{sw1} を用いると, S₅, S₇に流れるスイッチ電流 i_{sw2A} は(11)式で, S₆, S₈に流れるスイッチ電流 i_{sw2B} は(12)式 で得られる。

$$i_{sw2A} = \begin{cases} i_{sw1} = I_m \sin(\theta - \phi) \left(\frac{1}{2} (1 + D_{ref})\right) & (0 < \theta < \pi) \\ 0 & (\pi < \theta < 2\pi) \end{cases}$$
(11)
$$i_{sw2B} = \begin{cases} 0 & (0 < \theta < \pi) \\ i_{sw1} = I_m \sin(\theta - \phi) \left(\frac{1}{2} (1 + D_{ref})\right) & (\pi < \theta < 2\pi) \end{cases}$$
(12)

よって, S₅, S₇のスイッチ側の導通損失 P_{On_Sw2A}は, (11) 式を(4)式に代入して(13)式のように得られる。

$$P_{On_{sw2A}} = \frac{1}{2\pi} \left[ar_{on} \left(\frac{1}{6} \cos 2\phi + \frac{2}{3} \cos \phi + \frac{1}{2} \right) I_m^2 + av_0 \left(\frac{1}{2} \pi \cos \phi - \frac{1}{2} \sin \phi + \frac{1}{2} \phi \cos \phi \right) \right] \qquad (13)$$

Cell1 と同様に, S₅, S₇の FWD 側の導通損失 P_{On_FWD2A}は, 逆方向に流れる電流から, (14)式で導出することができる。

$$P_{On_{-}FWD2A} = \frac{1}{12\pi} \left[I_{m} a \left(8I_{m} r_{on} \sin\left(\frac{\phi}{2}\right)^{4} - 3v_{0} \sin\phi \right) + 3\phi v_{0} \cos\phi \right]$$

 S_6 , S_8 のスイッチ側の導通損失と FWD 側の導通損失は, S_5 , S_7 と同様に, S_6 , S_8 の電流の流れる期間が異なることを 考慮すると,それぞれ, (15), (16)式で導出できる。

$$P_{on_sv2B} = \frac{1}{2\pi} \Big[I_m v_0 (\cos \phi + 1) \\ + I_m^{2} r \Big(\frac{\pi}{2} + \frac{\phi}{2} - \frac{1}{4} \sin 2\phi \Big) \\ - I_m a v_0 \Big(\frac{\pi}{2} \cos \phi - \frac{1}{2} \sin \phi + \frac{1}{2} \phi \cos \phi \Big) ...(15) \\ + I_m a r \Big(\frac{1}{6} \cos 2\phi + \frac{2}{3} \cos \phi + \frac{1}{2} \Big) \Big] \\P_{on_FWD2B} = \frac{1}{2\pi} \Big[I_m^{2} r \Big(\frac{\phi}{2} - \frac{1}{4} \sin 2\phi \Big) - I_m v_0 \\ + I_m v_0 \cos \phi - \frac{1}{2} I_m a v_0 (\sin \phi - \phi \cos \phi)(16) \\ + I_m^{2} a r \Big(\frac{1}{6} \cos 2\phi - \frac{2}{3} \cos \phi + \frac{1}{2} \Big) \Big]$$

(2) スイッチング損失

Cell2のスイッチング損失は、Cell2のスイッチが出力周波数でスイッチングを行うため、キャリア周波数と同じ周波

数でスイッチングする Cell1 のスイッチング損失と比較し て, Cell2 のスイッチング損失は十分小さく無視できる。

4. キャパシタ素子の設計法

- 4・1 フライングキャパシタ
- (1) 容量設計法

フライングキャパシタの位相シフト三角波比較方式を用 いた場合(Fig.3 に示すようにキャリア位相が 180°ずれた方 式)の容量設計について検討する。位相シフト三角波比較方 式は,1スイッチングキャリア周期でフライングキャパシタ に流れる電流の総和が0 になる。そのため,フライングキ ャパシタの充電時間と放電時間の電圧時間積は同じである ので,コンデンサに発生する電圧リプルは充電時間もしく は放電時間どちらか一方だけ検討すればよい。

まず,充電モードの充電時間 T_{charge} について検討する。 Table1 より,指令値 D_{ref} が正の時の充電モードの Cell1 スイ ッチングパターンは,S₂,S₃がオン,S₁,S₄がオフとなる。 すなわち,S₂,S₃が同時にオンしている時間が T_{charge} となる ので,(17),(18)式のように得られる。

ここで, *T* はキャリア周期, *V_m* は出力電圧最大値である。 一方, コンデンサのリプル電圧Δ*V_c* と電流の関係は微笑時 間*ΔT* では(19)式となる。

$$\Delta V_c = \frac{1}{C} \Delta T \qquad (19)$$

(19)式より,電流と時間の積がわかれば,リプル電圧が求めることができる。すなわち,フライングキャパシタの電 圧リプル*ΔV_{FC}*は,充電モード時のすべての負荷電流がフラ イングキャパシタに充電されることから,(17),(18)式を用 いると,(20)式となる。

ここで, k は電圧時間係数であり, (21), (22)式となる。

$$k = \sin(\theta + \phi) - \frac{2V_m}{E_{dc}} \sin \theta \sin(\theta + \phi) \left(\frac{2V_m}{E_{dc}} \sin \theta \ge 0.5\right) (22)$$

電圧時間積係数(21),(22)式は無次元の変数であり,より, リプル電流の大きさは,出力位相角,負荷力率角,変調率 に応じて変化する。なお,ここでは,UPS や対抗高インバ ータなどの系統連系運用用途を前提として,負荷力率1を 想定したが,負荷力率1以外の場合でも(21),(22)式を用い て,電圧時間積係数を求めることができる。

Fig.4 に出力位相角と電圧時間積係数 k の変化を示す。 Fig.4 より,電圧時間積係数の最大値を求める。まず,変調 率 a は(23)式のように定義する。

出力位相と電圧時間積係数kの変化はaによって変化する ことがわかる。0<a<0.5のとき,0.5<a<1のときの最大値 k_{max} は(24),(25)式で得ることができる。

系統連系を想定した場合 変調率 *a* は 0.5 以上であるから, フライングキャパシタの電圧リプル*ΔV*_{FC} は,(19)-(25)式から (26) 式となり,フライングキャパシタ容量 *C*_{FC} は(27)式のよ うに得られる。

$\Delta V_{FC} = \frac{I_m T}{8C_{FC}}$	$\frac{E_{dc}}{V_m}$	
$C_{FC} = \frac{I_m T}{8\Delta V_{FC}}$	$\frac{E_{dc}}{V_m}$	

(2) 損失計算法

フライングキャパシタの損失 P_{FC} は,等価直列抵抗(以下 ESR)で発生する。 P_{FC} はキャパシタに流れる電流より(28)式 で計算できる⁽⁶⁾。

ここで、 I_{ms_FC} はフライングキャパシタに流れるリプル電流の実効値、 R_{FC} はフライングキャパシタの ESR である。 キャパシタは許容リプル電流が決められているため、 I_{ms_FC} はキャパシタの選定の際にも重要となる。スイッチング周波数帯のリプル電流実効値は非線形であるため、一般解を得ることは困難であり、また複雑な式は実用的でない。フライングキャパシタの電流は、負荷力率と変調率の関数となる。これらは無次元であるから、電流実効値係数 K_{cf} を導入し、(29)式にて、電流実効値を求める。電流実効値係数 K_{cf} は正規化したシミュレーションにより、リプル電流実効値、負荷力率と変調率の関係を求める。

 $I_{rms_FC} = K_{cf} I_m$ (29)

Fig.5 に電流実効値係数 K_{cf} の変化を示す。 K_{cf} は,変調率 a と負荷力率 ϕ によって決定される。また, Fig.5 より,変調 率 a が 0.5 から 0.6 のとき, K_{cf} は最大 0.65 となることがわ かる。

一方、キャパシタの ESR は *R_{FC}* は(30)式で導出することが できる。

 $R_{FC} = \frac{\tan \delta}{2\pi f C_{FC}} \frac{1}{F_{fn}} \dots (30)$

tan dは損失角の正接である。(30)式のtan dは,実際の製品

では 120Hz で正規化されている値であるため,キャリア周 波数もしくはスイッチング周波数における I_{rms_FC} , R_{FC} は周 波数補正係数 F_{fn} を用いて求める⁽¹²⁾。

4・1 直流平滑キャパシタ

(1) キャパシタ容量設計法

ANPC 方式は、マルチレベル電圧の出力に直流中点電位を 使用するため,直流平滑キャパシタ C₂, C₃を直列に接続す る。直流平滑キャパシタは,中点電位の変動をもとに設計 法を検討する。

出力電圧が正の時,1 つのレグから出力される電力 *P*_{out1} は(31)式となる。

単相ハーフブリッジ構成を元に考えると,出力電圧指令 値が正の時,この電力はすべて上アームのキャパシタから 供給される。従って,U相から中性点に戻る電流は(32)式と なる。また他相も同様にして(33),(34)式にて表すことがで きる。

$$I_{dc1} = \frac{P_{out1}}{E_{dc}/2} = \frac{V_m}{E_{dc}} I_m \{\cos\phi - \cos(2\theta + \phi)\} \dots$$







Fig.5. Current coefficient of flying capacitor.

$$I_{dc2} = \frac{V_m}{E_{dc}} I_m \left\{ \cos \phi - \cos \left(2 \left(\theta - \frac{2}{3} \pi \right) + \phi \right) \right\} \dots (33)$$

$$I_{dc3} = \frac{V_m}{E_{dc}} I_m \left\{ \cos \phi - \cos \left(2 \left(\theta - \frac{4}{3} \pi \right) + \phi \right) \right\} \dots (34)$$

直流中点電流はこれらの和で表すことができる。しかし, 直流中点電流は出力電圧の極性に応じて直流中点電流方向 が変化するため,各相電圧指令に対して,符号関数を導入 して(35)式となる。

$$I_{dcn} = sign(\sin\theta)I_{dc1} + sign\left(\sin\left(\theta - \frac{2}{3}\pi\right)\right)I_{dc2} + sign\left(\sin\left(\theta - \frac{4}{3}\pi\right)\right)I_{dc3}$$
(35)

(35)式に(32)-(34)式を代入すると(36),(37)式が得られる。 *K*_iは三角関数の演算なので,無次元であり力率角 Øと出力角 *0*の関数となる。

$$I_{den} = \frac{V_m}{E_{de}} I_m k_i \dots (36)$$

$$k_i = sign(\sin\theta)(\cos\phi - \cos(2\theta + \phi))$$

$$+ sign\left(\sin\left(\theta - \frac{2}{3}\pi\right)\right)(\cos\phi)$$

$$- \cos\left(2\left(\theta - \frac{2}{3}\pi\right) + \phi\right)\right) \dots (37)$$

$$+ sign\left(\sin\left(\theta - \frac{4}{3}\pi\right)\right)(\cos\phi)$$

$$- \cos\left(2\left(\theta - \frac{4}{3}\pi\right) + \phi\right)\right)$$

Fig.6 に負荷力率 1 のときの中性点電流係数 k_iの変化を示 す。Fig.6 より, k_iは 60°毎に極性が変化することがわかる。 そこで, 0< *↔* π/3 の領域について,詳細に検討し,中性点電 流の大きさを求める。まず,各符号関数を調べると,符号 関数は(36)-(38)式となる。

 $sign(\sin\theta) = 1 \dots (38)$

$$sign\left(sin\left(\theta - \frac{2}{3}\pi\right)\right) = -1 \dots (39)$$

$$\operatorname{sign}\left(\sin\left(\theta - \frac{4}{3}\pi\right)\right) = 1 \dots (40)$$

このとき,0<0×元3の領域の直流中点電流は(36)式より, (41)式となる。

$$I_{dcn} = \frac{V_m}{E_{dc}} I_m \left\{ 1 - 2\sin\left(2\theta + \frac{\pi}{6}\right) \right\} \dots (41)$$

(41)式より,直流平滑キャパシタのリプル電流の最大値は *θ*=*π*/6の時となり,その値は(42)式となる。



Fig.6 Relationship of angle of inverter oytput and current coefficient.



Fig.7. Current coefficient of DC smoothing capacitor. V

$$I_{dcn} = \frac{v_m}{E_{\perp}} I_m \tag{42}$$

直流平滑キャパシタ *C_{DCSC}*は,等価的に直流中点から負荷 側をみると並列接続になるので,電圧変動 *v_{cn}*は(19)式から (41)のように表すことができる。

$$v_{cn} = \frac{1}{2C_{DCSC}} \int I_{dcn} dt \dots (43)$$

直流平滑キャパシタの電圧リプル最大値は,(43)式を 0< 砂 𝗝/3 の区間について定積分すればよいので,(44)式とな り,直流平滑キャパシタ容量 𝗁_{DCSC} は(45)式のように得られ る。

$$\Delta v_{cn} = \frac{V_m}{2\omega C_{DCSC} E_{dc}} I_m \left(\sqrt{3} - \frac{\pi}{3}\right) \dots (44)$$

$$C_{DCSC} = \frac{V_m}{2\omega \Delta v_{cn} E_{dc}} I_m \left(\sqrt{3} - \frac{\pi}{3}\right) \dots (45)$$

(2) 損失計算法

直流平滑キャパシタの損失 *P_{DCSC}* はフライングキャパシ タの損失と同様の手順で(46)-(48)式のように計算できる。

$$P_{DCSC} = I_{rms_CDSC}^{2} R_{DCSC}$$
 (46)

$I_{rms_CDSC} = K_{cdc}I_{m}$		
$R_{DCSC} = \frac{\tan \delta}{2\pi f C_{DCSC}}$	$\frac{1}{F_{fn}}$	·

ここで, *I_{rms_CDC}* は直流平滑キャパシタに流れるリプル電 流実効値, *R_{CDC}* は直流平滑キャパシタの ESR, *K_{cdc}* は直流 平滑キャパシタの実効値係数である。*K_{cdc}* は正規化したシミ ュレーションにより, Fig.7 で得られる。Fig.7 より, a が 0.6 のとき,最大 0.46 となる。また,キャパシタ電流の主成分 はスイッチング周波数成分と出力周波数の3倍成分である。 力率 1 の場合,スイッチング周波数成分の電流実効値 *I_{rms_DCSC}* は(47)式で得られ,出力周波数の3倍成分の実効値 *I_{rms_DCSC}* は,(49)式となる。

5. 実験結果

5·1 動作確認

3章,4章において,ANPC変換器中の素子に発生する損 失計算方法について述べた。導出した損失計算方法および パラメータ算定の妥当性を確認するために1kW定格の実機 を試作し,動作確認を行った。

Fig.8 に 5 レベル ANPC インバータの動作波形を示し, Table2 に実験条件及び各素子パラメータを示す。Fig.8 より 出力電流は良好な正弦波が出力されている。また,出力電 圧は直流中点を基準とする出力相電圧は指令値に追従し,5 レベルの出力相電圧波形が得られた。さらに,フライング キャパシタ電圧は入力の 1/4 である 71V になっていること を確認した。なお,ゼロクロス時に発生しているサージ電 圧は,Cell2 が出力電圧極性を切り替えるタイミングに対し, Cell1 のスイッチングタイミングが遅れていることに起因し ている。今後,切り替え時のスイッチングタイミングを見 直すことで改善できると考えられる。

Fig.9 に直流平滑キャパシタ及びフライングキャパシタの リプル電圧波形及びそれぞれの拡大図を示す。Table2より, 各キャパシタは(27)式,(45)式を用いて,リプル電圧がそれ ぞれの定常値の10%以下となるように設計した。Fig.9(b),(c) の点線は設計値を示している。Fig.9(b),(c)より,直流平滑キ ャパシタのリプル電圧は9V(=6.4%),フライングキャパシタ のリプル電圧は6.8V(=9.6%)となっており,リプル電圧が設 計値以下になっていることを確認した。

Fig.10 に負荷を 600W から 1100W まで変化させたときの 5 レベル ANPC インバータの効率特性を示す。Fig.10 よりす べての測定範囲において効率 98%以上を達成し,600W のと き最高効率 98.7%であることを確認した。

5·2 損失比較

Fig.11 に実験により測定した損失と(7)式-(10)式,(13)式-(16),(28)式,(46)式により推定した理論値の損失を比較した結果を示す。Fig.11 より,1kW 定格運電時の理論損失と 実機の損失の誤差率2%であり,理論式の妥当性を確認し



Fig.8. Experimental waveform of the ANPC inverter.







(b) Ripple voltage of the DC (c) Ripple voltage of the smoothing capacitor. flying capacitor.



Fig.10. Efficiency of the ANPC inverter (Experimental results).

電学論 , 巻号, 年



Fig.12. Loss analysis.

Table 2 Experimental parameters.(a) Circuit parameters.

Input voltage	283V	Carrier frequency		10kHz	
Output voltage	100V	Output frequency		50Hz	
Output current	10A	PI lood	resistance		8.78Ω
Rated power	1.0kW	KL IOdu	inductance		2mH
Dinale Veltere	Flying capacitor			10%	
Ripple Voltage	DC smoothing capacitor			10%	

(b) MOSFET parameter1 (S₁-S₄).

On resistance	8mΩ (125 deg C)	Body-Drain diode forward voltage		1.3V
Rise time	105ns	Body-Drain diode reverse recovery time		130ns
Fall time	74ns	Switching IRFP46 device (II		68pBF R)

(c) MOSFET parameter2 (S₅-S₈).

On resistance	18mΩ (125 deg C)	Body-Drain diode forward voltage		1.3V
Rise time	29ns	Body-Drain diode reverse recovery time		200ns
Fall time	16ns	Switching IXFB1 Device (IX		70N30P YS)

(d) Capacitor parameter (C_1-C_3) .

	Flying Capacitor	DC smoothing capacitor	
Capacity	100µF	4700µF	
ESR	$300 \text{m}\Omega$ (measurement value)	$12m\Omega$ (measurement value)	
Rated ripple current	0.69Arms	15.9Arms	
Device	LGU2W101MELA (nichicon)	FXA2G472YD (Hitachi)	

た。軽負荷になると一致しなくなるが,これは浮遊容量に よる電流の影響及び,スイッチング素子のコレクタエミッ 夕間の静電容量への充放電電流などの影響が考えられる。

Fig.12 に, ANPC の半導体素子の損失に注目し,損失を分離した結果を示す。Fig.12 より,5 レベル ANPC インバータの損失は,Cell1,Cell2 ともに導通損失が支配的であり,スイッチング損失の割合が低いことを確認できる。このことからさらなる高効率を実現するためにはオン抵抗もしくはオン電圧の小さい素子を選定すればよい。とくにCell2 ではスイッチング損失がほとんど発生しないため,導通損失に重点を置いた素子選定が重要となる。

6. 結論

本論文では、ANPC 変換器のパラメータ設計の指針を明確 に示すことを目的として 5 レベル ANPC インバータのパラ メータ設計について検討を行った。まず,変換器を構成す る半導体素子,キャパシタ素子に注目し,電力損失や,キ ャパシタ容量設計の計算法について検討した。そして,1kW 実機を試作し,実験による動作確認を行い理論式との比較 を行った。実験では,1kW 定格時における基本動作を確認 し、変換器最高効率が 98.9%(Pout:450W 時)を達成した。また, 各キャパシタの電圧リプルは設計値とよく一致し,設計方 法の妥当性を実験により確認した。加えて,1kW 定格運電 時の理論損失と実機の損失の誤差率2%であり,理論式の妥 当性を確認した。今後は、変換器のパワー密度に注目し、 変換器体積に着目したキャパシタとヒートシンクの設計・ 選定について検討を行う。さらに,変換器の効率とパワー 密度、それぞれに応じた最適設計方法について検討する予 定である。

(平成 年 月 日受付,平成 年 月 日再受付)

文 献

- (1) Fang Zheng Peng : "A Generalized Multilevel Inverter Topology with Self Voltage Balancing", IEEE TRANSACTIONS ON INDUSSTRY APPLICATIONS, Vol.37, No.2, p.611-618 (2001)
- 著書名:「タイトル」, 雑誌名, Vol.巻数, No.号数, p.頁数 (発行年)
 (2) NJose Rodrigues, Jih-Sheng Lai, and Fang Zheng Peng: "Multilevel Inverters: A Survey of Topologies, Controls, and Applications", IEEE TRANSACTIONS ON INDUSTRIAL ELECTRONICS, Vol.49, No.4 pp.724-738 (2002) (in Japanese)

著書名・著書名:「タイトル」,雑誌名, Vol.巻数, No.号数 pp.開始 頁-終了頁 (発行年)

(3) Kazuki Iwaya, Isao Takahashi : "Switching Type Power Amplifier Using Multilevel Inverter", IEEJ, Vol.123, No.11 pp.1339-1344 (2003) (in Japanese)

岩谷 一生・高橋 勲:「マルチレベルインバータを用いたスイッチング形電力増幅器」,電学論 D, Vol.123, No.11 pp.1339-1344 (2003)

- (4) Masaki Yamada, Akihiro Suzuki, Akihiko Iwata, Toshiyuki Kikunaga, Hajimu Yoshiyasu, Kazuo Yamamoto, and Nobuhiko Hatano: "Proposal of Voltage Transient Sag Compensator with Controlled Graditional Voltage", IEEJ, Vol.125, No.2 pp.119-125 (2005) (in Japanese) 山田 正樹・鈴木 明弘・岩田 明彦・菊永 敏之・菊永 敏之・ 吉安 一・山本 和生・羽田野 信彦:「階調制御型瞬停補償装置の 提案」, 電学論 D, Vol.125, No.2 pp.119-125 (2005)
- (5) Lin Ma, Tamas Kerekes, Remus Teodorescu, Xinmin Jin, Dan Floricau,

Marco Liserre : ^r The High Efficiency Transformer-less PV Inverter Topologies Derived From NPC Topology J, EPE 2009-Barcelona ,pp.1-10 (2009)

- (6) Z. Pan, F. Z. Peng, K. A. Corzine, V. R. Stefanovic, J. M. Leuthen, and S.Gataric : "Voltage Balancing Control of Diode-Clamped Multilevel Rectifier/Inverter Systems", IEEE Transactions on industry applications, Vol.41, No.6, pp.1698-1706(2005)
- (7) X. Kou, K. A. Corzine, and Y. L. Familiant : "A Unique Fault-Tolerant Design for Flying Capacitor Multilevel Inverter", IEEE Transactions on power electronics, Vol.19, No.4, pp. 979-987 (2004)
- (8) Barbosa, P.; Steimer, P.; Steinke, J.; Meysenc, L.; Winkelnkemper, M.; Celanovic, N: "Active Neutral-point-Clamped Multilevel Converter", Power Electronics Specialists Conference, 2005. PESC '05. IEEE 36th 16-16 June 2005 Page(s):2296 – 2301
- (9) J. Itoh, Y. Noge and T. Adachi: "A novel Five-level PWM Rectifier Using 12 switches", ECCE IEEE, P8-13 1394 (2009)
- (1 0)Toufann Chaudhuri, Peter Steimer, and Alfred Rufer: "Introducing the Common Cross Connected Stage (C³S) for the 5L ANPC Multilevel Inverter", PESC 2008, P167-173 (2009)
- (1 1) L. A. Serpa, P. M. Barsa, P. K. Steimer, and J. W. Kolar : "Five-Level Virtual-Flux Direct Power Control for the Active Neutral-Point Clamped Multilevel Inverter", PESC 2008, P1668-1674 (2008)
- (12)(株)日本ケミコン: テクニカルノート http://www.chemi-con.co.jp/ /pdf/al-j/al-sepa-j/001-guide/al-technote-j-090901.pdf



(学生員)1986年3月24日生まれ。2009年3 月長岡技術科学大学卒業。同年4月同大学大学 院工学研究科修士課程電気電子情報工学専攻 に進学。主に電力変換回路に関する研究に従 事。



(正員) 1972年1月6日生まれ。1996年3月 長岡技術科学大学大学院工学研究科修士課程 修了。同年4月,富士電機(株)入社。2004年 4月長岡技術科学大学電気系准教授。現在に至 る。主に電力変換回路,電動機制御の研究に従 事。博士(工学)(長岡技術科学大学)。2007年 第63回電気学術振興賞進歩賞受賞。IEEE 会員。