

10V-10000A 級低電圧大電流電源の高効率化に関する検討

学生員 折川 幸司 正員 伊東 淳一 (長岡技術科学大学)

Investigation of High-efficiency Low-Voltage and Large-Current DC Power Supply

Koji Orikawa, Student Member, Jun-ichi Itoh, Member (Nagaoka University of Technology)

This paper investigates a high-efficiency low-voltage and large current DC power supply. The experimental results confirmed that the circuit outputs a balanced output current 2500A. The loss analysis confirmed that the power losses of the secondary rectifier are reduced by using a synchronous rectifier of MOSFET. Finally, the output current control response with different output inductances is described.

キーワード：低電圧大電流, 損失解析, 出力側配線インダクタンス, 出力電流応答

Keywords : Low-voltage and large-current, Loss analysis, Output side wire inductance, output current response

1. はじめに

焼結とは、成形された原料粉末を融点以下の温度で加熱し、構成粉体間に接合が生まれる現象である。原料粉末を焼結する方法に、パルス状の電圧を成形物に直接印加することで、成形物中の粉体表面を活性化させ、短時間に加熱と焼結を実行するパルス通電加熱焼結法がある。そして、パルス電圧の印加には、低電圧大電流の電源が必要とされてきた。しかし、その電源に従来用いられてきたサイリスタ整流器は、総合効率 60%、さらには入力力率が 40%程度と非常に悪いため、電源容量の大型化、電源装置の重量化の問題となっていた。そこで、IGBT などの高速スイッチング半導体素子を用いて高力率、高効率を達成する回路構成がこれまでに提案されている⁽¹⁾⁽²⁾。文献(2)では、これまで小型焼結機向けに出力電流 5000A の装置が検討されてきた。5000A 電源は、ユニット化した 2500A 電源を 2 並列接続することにより実現している。これまでに、運転特性、入力力率、効率、さらには損失解析による損失の評価が行われており、その有用性が確認されている。

本論文では、中・大型焼結機用を狙いとして電源の高出力化を図り、10000A 電源を検討する。具体的には、出力電流 2500A のユニットを 4 並列接続する。また、2500A 電源をユニット化することにより、ユニットを並列接続するだけで、10000A 以上の大電流化も容易である。

ここでは、まず低電圧大電流電源の回路構成、動作原理について述べ、次にその運転特性を実機実験によって確認する。さらには、計算機シミュレーションを用いた損失解析により、出力電流に対する損失分布を明らかにする。次に、さらなる高効率化のために二次側整流回路のダイオードの代わりに MOSFET の同期整流を用いた場合の損失低減

効果を検討する。実機検証では、定格 50% の出力電流 5000A 時において、各ユニットの出力電流が均等に 2500A 出力していることを確認している。また、損失解析によって定格 2500A ユニットにおいて二次側のショットキバリアダイオードの損失が大部分を占めることを確認している。そこで、ショットキバリアダイオードに替えて MOSFET の同期整流を適用することにより、出力電流 2500A 時の二次側整流回路の損失を 30% 低減できることを確認した。最後に、トランスの励磁インダクタンスのアンバランスがトランス入力電流に与える影響と、ユニットの並列接続時における出力側配線インダクタンスのアンバランスが出力電流応答に与える影響について明らかにしたので、報告する。

2. 低電圧大電流電源の概要

〈2・1〉 回路構成

図 1 に低電圧大電流電源の回路構成を示す。この回路は、定格 2500A ユニットの 4 並列接続により、定格 10000A を出力する。1 ユニットの入力である三相交流 200V は、ダイオード整流器および直流リアクトルと平滑用電解コンデンサで整流され、インバータの入力電圧となる。なお、図 1 の回路ではトランスを用いた移相多重方式の整流回路を各ユニットに適用することで、交流入力電流の高調波抑制が可能である。インバータには 600V/150A の IGBT を適用し、位相シフト制御を行う。インバータの出力には、高周波トランスを接続して、その出力電圧を操作することにより出力電流を制御する。トランス二次側は、トランスの中間タップとショットキバリアダイオードを用いた整流回路である。ダイオードは、出力電流が大きいため電流容量の小さい素子を並列接続している。さらに、サージ電圧を吸収するために RCD スナバ回路を接続している。




図 1 10000A 電源の回路構成
Fig. 1. Configuration of 10000A circuit.

(2・2) 動作原理と制御法

図 2 に制御ブロック図を示す。インバータの U 相の Gate1, Gate3 にはデューティ 50% の矩形波のゲート信号を入力する。V 相の Gate4 は Gate1 を位相シフトさせた信号, Gate2 は Gate4 を反転した信号である。位相シフト量は, 出力電流指令値と出力電流の PI 制御によって操作される。また, トランスに直流偏磁が発生する場合, 直流偏磁を抑制するためトランス入力電流の直流成分を検出し, それをゼロにするように Gate2 と Gate4 のデューティを微調整する。なお, 制御回路はマイコンで実現する。

(2・3) マイコンによる位相シフト制御の実現

これまで IGBT を用いた焼結用の電源はアナログ回路により制御されていた。本論文では, 信頼性の向上, 拡張の容易さを考え, マイコンを用いたフルデジタル制御を開発した。デジタル制御を導入することにより, 並列ユニットのアンバランスや故障検出などが容易にできる。

(2・4) PI 制御のゲイン設計法

図 3 に出力電流制御ブロック図を示す。目標出力電流から実際の出力電流までの伝達関数は, (1)式で表される。

$$\frac{I_{out}}{I_{out}^*} = \frac{\frac{K_p}{L_{out} T_i}}{s^2 + \frac{K_p + R_{out}}{L_{out}} s + \frac{K_p}{L_{out} T_i}} \dots\dots\dots (1)$$

ただし, K_p は PI 制御器の比例ゲイン, T_i は積分時定数, R_{out} は負荷抵抗, L_{out} は出力側配線インダクタンスである。

このとき, 比例ゲインおよび積分時定数はそれぞれ(2)式, (3)式で与えられる。




図 2 制御ブロック図
Fig. 2. Control diagrams.




図 3 出力電流制御ブロック図
Fig. 3. Control diagrams of the output current control.

$$K_p = 2\zeta\omega_n L_{out} - R_{out} \dots\dots\dots (2)$$

$$T_i = \frac{K_p}{\omega_n^2 L_{out}} \dots\dots\dots (3)$$

ただし, ζ は電流制御系の制動係数, ω_n は固有角周波数である。

3. 運転特性

〈3-1〉 動作検証

表 1 に実験条件を示す。図 4 に、2500A ユニートを 2 並列接続し 5000 A を出力したときの動作波形を示す。図 4(a) より、並列接続されている各トランスの入力電流はほとんど等しく、各ユニットが出力電流 2500A を均等に出力していることを確認できる。なお、ここでは、実際の電流ではなく電流センサの出力を測定している。

図 4(b)に、インバータ出力電圧とショットキバリアダイオードの電圧波形を示す。インバータ出力電圧の立ち上がり前にみられるサージ電圧は、トランスの漏れインダクタンスにより IGBT の逆並列ダイオードを電流が環流している期間からデッドタイム期間になったとき、電流経路が無くなることにより発生するものである。また、インバータ出力電圧が立ち上がった直後、ショットキバリアダイオードの電圧がゼロに停滞するのは、ショットキバリアダイオードの転流重なり現象によるものである。

〈3-2〉 損失解析

図 5 に計算機シミュレーション PLECS を用いた、1 ユニット当たりの損失解析結果を示す。ここでは、インバータ部とショットキバリアダイオード部のみの損失とする。トランスの損失については考慮していない。損失解析結果より二次側ショットキバリアダイオードによる損失が大部分を占めることを確認できる。

〈3-3〉 二次側整流回路の低損失化

ここでは、ショットキバリアダイオードに替えて MOSFET の同期整流を用いることによる高効率化を検討する。MOSFET の同期整流により損失を低減するためには、ショットキバリアダイオードの順方向電圧による損失とリカバリ損失の合計値よりも MOSFET の導通損失およびスイッチング損失の合計を小さくすればよい。ここでは、簡単化のために導通損失のみを考慮し、ショットキバリアダイオードの導通損失を低減可能であるオン抵抗の小さい MOSFET を並列接続して損失の低減を図る。

図 6 に、上述を満足する MOSFET (IXYS:IXTZ550N05T2) を図 1 中のショットキバリアダイオード 1 個に対して 12 並列接続して用いた場合の損失低減効果を示す。図 6 より、出力電流 2500A 時において二次側の損失を 30% 低減できることを確認できる。

4. トランス並列接続および複数台並列運転におけるパラメータのアンバランスの影響

〈4-1〉 励磁インダクタンスのアンバランスの影響

主回路は、定格 1250A のトランスを 2 並列接続し、1 ユニットのトランスとしている。トランスのパラメータが異なる場合、トランス入力電流に偏りが生じ、一方のトランスに定格電流を超える電流が流れる問題が予想される。そこで、ここでは励磁インダクタンスとトランス入力電流の関係を明らかにし、その問題を検討する。励磁電流の実効

表 1 実験条件

Table 1. Experimental conditions.

Output current I_{out}	5 (kA)
Switching frequency f_{sw}	15 (kHz)
Dead time T_d	4 (μ s)
Turn ratio n	$n=N_1/N_2 = 17$
Magnetizing inductance L_m	1-5 (mH)
Load resistance	5 ($m\Omega$)




図 4 動作波形




図 5 1 ユニット当たりの出力電流に対する損失分布

値 $I_{m,rms}$, トランス入力電流の実効値 $I_{trans,rms}$ は(4), (5)式で表される。なお、ここでは漏れインダクタンスおよび巻線抵抗は考慮していない。また、出力電流はリップルを含まない直流とする。

$$I_{m_rms} = \frac{1}{2} \frac{V_{dc}}{L_m} t_{on} = \frac{1}{2} \frac{V_{dc}}{L_m} \left(\frac{I_{out} R_{out} T}{V_{dc} / n} \right) \dots\dots\dots (4)$$

$$I_{trans_rms} = \frac{I_{out}}{n} \dots\dots\dots (5)$$

ただし、 V_{dc} はインバータの入力電圧、 L_m は励磁インダクタンス、 t_{on} は V_{dc} のトランスへの印加時間、 I_{out} は出力電流、 R_{out} は負荷抵抗、 n はトランスの巻数比、 T はスイッチング周期である。

したがって、(4)、(5)式よりトランス入力電流に対する励磁電流の割合は(6)式で表される。

$$\frac{I_{m_rms}}{I_{trans_rms}} = \frac{n^2 R_{out} T}{4L_m} \dots\dots\dots (6)$$

表1の実験条件で、 $L_m=1\text{mH}$ および 5mH とした場合、(6)式はそれぞれ 2.4%、0.48% となる。この結果は、励磁インダクタンスのアンバランスによるトランス入力電流の偏りを抑制するには、励磁インダクタンスをできるだけ大きくし、トランス入力電流に対する励磁電流の割合を小さくする必要があることを意味する。

〈4・2〉 出力側配線インダクタンスのアンバランスの影響

ユニットを並列接続する場合、出力側配線インダクタンス L_{out} のばらつきによって各ユニットの出力電流制御応答が異なる。ここでは、図3の制御ブロック図を用いてユニットを2台並列接続するときの電流応答を検討する。

図7に、ユニットを2台並列接続したときの制御ブロック図を示す。インダクタンスの小さい方を $L_{out}=L_{small}$ 、大きい方のインダクタンスをその k 倍 ($k>1$) の $L_{out}=kL_{small}$ とする。

図8(a)に、 $L_{out}=L_{small}$ を基に(2)、(3)式より設計したPI制御パラメータを用いた場合のシミュレーション結果を示す。図8(a)より、出力側配線インダクタンスが大きいユニットで、出力電流応答のオーバーシュート量が $L_{out}=L_{small}$ のユニットよりも大きいことを確認できる。このとき、出力電流制御の制動係数 ζ 、出力電流で基準化したオーバーシュート量 I_{out_max}/I_{out} は(7)、(8)式で表される。

$$\zeta|_{L_{out}=kL_{small}} = \frac{K_p + 2R_{out}}{2} \sqrt{\frac{T_i}{K_p k L_{small}}} = \frac{1}{\sqrt{k}} \zeta|_{L_{out}=L_{small}} \dots\dots\dots (7)$$

$$\frac{I_{out_max}}{I_{out}} = \exp\left(-\frac{\pi \zeta|_{L_{out}=L_{small}}}{\sqrt{k - \zeta|_{L_{out}=L_{small}}^2}}\right) \dots\dots\dots (8)$$

(7)式より、 $L_{out}=kL_{small}$ であるユニットの出力電流制御応答の制動係数が $1/k$ 倍になるため、オーバーシュート量が増加することがわかる。したがって、PI制御のパラメータはユニット間の配線インダクタンスの最も大きい値で設計する。

図8(b)に、 $L_{out}=kL_{small}$ で設計した場合のシミュレーション結果を示す。このとき、 $k=2$ である。結果より、インダクタンスの小さい方の出力電流の応答も設計値以内に抑制できていることを確認できる。




図6 MOSFETの同期整流適用による損失低減

Fig. 6. Loss reduction with the synchronous rectifier of MOSFET.





図7 並列接続時の制御ブロック図

Fig. 7. Control diagrams of the parallel operation.



(a) PI parameters are designed by a smaller inductance. (b) PI parameter are designed by a larger inductance.

図8 各ユニットの出力電流応答波形

Fig. 8. The output current response waveform of a unit.

5. まとめ

本論文では、焼結用低電圧大電流電源の高効率化を目的とし、2500A電源の並列接続による10000A電源の開発を検討した。また、計算機シミュレーションを用いた損失解析により、二次側ダイオードの代わりにMOSFETの同期整流を適用することにより、出力電流2500A時に損失を30%低減できることを確認した。今後は、MOSFETの同期整流による損失低減効果の実機による検証を行う予定である。

文 献

- (1) 石田, 野口: 「15kHz トランス結合を有する13V-1250A 直流電源の損失分離」, 平成15年電気学会東京支部新潟支所研究発表会, IV-8, 69
- (2) 野口, 西山, 石田, 浅井, 松原: 「高周波トランス結合を有する低電圧大電流直流電源の開発」, 電学論D, Vol.126, No.1, pp48-55(2006)