制御応答の高速化による直流コンデンサ容量の最小化の検討 渋谷貴之* 伊東淳一(長岡技術科学大学)

An Evaluation of Optimal Design of Capacitance by High Speed of a Control Response. Takayuki Shibuya, Jun-ichi Itoh (Nagaoka University of Technology)

This paper describes an optimal design method for a current regulator and an output voltage regulator with a DC link capacitor in a boost-up chopper. In order to reduce the DC link capacitor and boost-up reactor, high speed response of the current regulator and the output voltage regulator are required. In this paper, the current controller is designed based on dead-beat control with P, PI or IP structure. Then, it is confirmed that the control response of dead –beat controller becomes 1/3.15 of the sampling frequency, which is the switching frequency.

The minimum output capacitor is calculated by the control response of the output voltage regulator and the allowance of the voltage fluctuation. Moreover, the validities of the design method are confirmed by experimental results that the design values agree well with the analysis result with 8.53% error.

キーワード:昇圧チョッパ,自動電流制御,自動電圧制御,デッドビート制御 (Boost chopper, ACR, AVR, Deadbeat control)

1. はじめに

近年,電気自動車(以下 EV),スマートグリッドをはじめ として大容量の DC-DC コンバータが注目されている。また, DC-DC コンバータの高効率化,小型化に対する要求が高ま っており,昇圧リアクトルや平滑コンデンサなどの受動素 子を小型化する技術について盛んに研究されている⁽¹⁾⁻⁽⁵⁾。

EV や太陽光インバータで使用される昇圧チョッパでは, 平滑コンデンサや昇圧リアクトルを小型化すると負荷ステ ップ応答に対する出力電圧変動や入力電圧変化に対する入 力電流の変動は大きくなる。これを抑制するためには,電 圧制御,電流制御の高速化が有効である。

DC-DC コンバータの制御方法として、制御器に DSP や FPGA を用いたデジタル制御を適用する研究が盛んに行わ れている⁽⁶⁾⁻⁽⁹⁾。近年、特に FPGA の発展により非常に高速で 制御することが可能になっている。従来、電流制御として 比例ゲインと積分器から構成される PI 制御がよく使用され ている。一方、デジタル制御系では、n サンプルで目標値に 追従できるデッドビート制御やマルチレートサンプリング などが研究されており、高速サンプリングより高性能化を 実現している。確かに FPGA による高速サンプリングを行 うことで、制御性能を飛躍的に向上させることができるが、 平滑コンデンサ容量と電圧制御応答の関係は明確化されて いない。また、実際には、電圧制御応答には限界があり、 その制約条件を定量的に考察した文献は著者らの知る限り ない。

本論文では、昇圧チョッパを例に取り、電流制御と電圧 制御の設計法とそれぞれの応答限界について考察する。出 力電圧制御に PI 制御を用い、入力電流の制御には、P 制御、



PI 制御および IP 制御を基に設計したデッドビート制御器を 用いた場合について見当する。本論文の構成は,以下のよ うになっている。まず,各制御系の設計指針について述べ る。次に,入力電流のゲイン特性から最適なサンプリング 周波数を選定する方法について述べる。さらに,コンデン サ容量を出力電圧の変動量,電圧制御系の固有角周波数か ら設計する方法について述べる。最後に,シミュレーショ ンおよび実験を行い,サンプリング周波数の選定方法およ びコンデンサ容量の設計方法の妥当性を検証する。

2. 回路構成

図1に検討に用いる2象限昇圧チョッパの回路図を示す。 図2(a)に昇圧チョッパにおける電圧制御系のブロック図, 図2(b)に電流制御系のブロック図を示す。昇圧チョッパでは コンデンサCの両端電圧である出力電圧Voutの制御を行う。 ここで、VoutはリアクトルLに流入する入力電流ILIにより 制御する。出力電圧制御の制御器にはPI制御を用い、入力 電流の制御にはデッドビート制御器を用いる。デッドビー ト制御器は、P制御、PI制御、IP制御を基に設計する。ま た、それぞれの制御のために入力電圧Vin、Vout、入力電流ILI を検出する。ここで、Vin は簡単化のため定電圧源を用いる。

3. 制御方法

(3·1) 出力電圧制御

コンデンサ C の両端電圧である出力電圧制御には PI 制御 を用いる。ここで電流制御系 ACR は電圧制御系 AVR の応 答に対して十分に高速であると仮定し,ゲイン1のシステ ムと仮定する。

出力電圧はコンデンサ電流 I_c により決定する。ここで I_c は(1)式となる。

 $I_c = I_{L2} - I_{out} \tag{1}$

これより、チョッパ出力電流 I_{L2} により I_c を制御することができる。ここで負荷電流 I_{out} を外乱とする。しかし、実際に制御できる電流は入力電流 I_{L1} のみであるため、 I_{L2} から I_{L1} への変換が必要になる。

図3に入力電流とチョッパ出力電流の関係図を示す。 I_{L1} は S_{w1} によりスイッチングされ、 I_{L2} となる。これより、チョッパの変調率を α とすると I_{L1} と I_{L2} の関係は(2)式となる。

これより,入力電流指令値 IL1*は(3)式となる。

ここで、変調率 α はチョッパの昇圧比を β で表すと定常状態では $1/\beta$ と等しくなる。また、電圧制御系の閉ループ伝達関数伝達関数 G_V は(4)式となる。

電圧制御系 AVR における PI 制御器のゲイン *K_{PV}*および *K_{IV}*はAVRの閉ループ伝達関数と2次標準形と比較すること で設計し,式(5)となる。

 $K_{PV} = 2\xi \omega_{nv} C, K_{IV} = \omega_{nv}^{2} C,$ (5)

(3·2) 入力電流制御

リアクトル L に流入する入力電流制御には n サンプル で制御対象を指令値に追従することが可能であるデッドビ ート制御を適用する。これは電圧制御における入力電流制 御の影響を小さくするためである。

ここで電流制御系には P 制御器, PI 制御器, IP 制御器を 用いる。また,図 2(b)より,それぞれの制御器を用いた電流 制御系の離散閉ループ伝達関数 *G_P*, *G_{IP}*を(6)式,(7)式, (8)式に示す。









time

output current.

$$G_{PI} = \frac{\frac{T}{L} \{ (z-1)K_{PIP} + K_{PII} \}}{z^2 + (\frac{K_{PIP}}{L}T - 2)z + \left(1 - \frac{K_{PIP}}{L}T + \frac{K_{PII}}{L}T^2\right)}$$
(7)

$$G_{IP} = \frac{\frac{K_{IPI}}{L_{1}}T^{2}}{z^{2} + (\frac{K_{IPD}}{L}T - 2)z + \left(1 - \frac{K_{IPD}}{L}T + \frac{K_{IPI}}{L}T^{2}\right)}$$
(8)

2⁄6

ここで,図 2(b-2)の PI 制御系における目標値フィルタは 制御系のゼロ点を打ち消すフィルタである。また,Tはサン プリング時間とする。これより,それぞれの閉ループ伝達 関数における極がすべてゼロになるようにそれぞれの制御 器のゲインを設計し,デッドビート制御を実現する。その 結果 $G_P=1/z$, $G_{PI}=G_{IP}=1/z^2$ となり, P 制御系は1サンプル 後に指令値に追従, PI 制御系, IP 制御系は2 サンプル後に 指令値に追従するシステムとなる。

(3・3) 電流制御におけるサンプリング周波数選定

本章では電流制御にデッドビート制御を適用した際のサ ンプリング周波数の選定法について検討を行う。

図 4 にデッドビート応答の近似モデルのタイミングチャートを示す。ここで電流指令値を振幅 *I_m*の正弦波とする。P 制御系は1サンプル後に指令値に追従,PI制御系,IP制御 系は2サンプル後に指令値に追従するシステムである。こ のためPI制御,IP制御系の波形はP制御の1サンプル遅れ の結果であり、ゲイン特性は同じ結果になる。

図 5 にサンプリング周波数 f_s に対して電流指令値周波数 f_{ref} を変動させたときの I_{L1} のゲイン特性を示す。これより, サンプリング周波数が指令値周波数に対して高いときゲイン低下は抑制されていることが確認できる。ここで,ゲイン低下許容を 3dB と仮定すると, $f_{ref}/f_s = 1/3.15$ となる。したがって,このときの指令値周波数 f_{ref} を所望の電流制御応答周波数 f_d とすると, f_s は f_d の 3.15 倍程度に設計する必要がある。

(3・4) 出力電圧変動とコンデンサ容量の関係

コンデンサ両端の出力電圧は負荷変動により変動する。 本節では負荷電流 I_{out} がステップ変動したときの電圧変動と コンデンサ,電圧制御応答の関係の定式化を行う。ここで, 電流制御系 ACR の応答は電圧制御系 AVR の応答よりも十 分に高速であると仮定し,ACR のゲインは1,つまり I_{L2} * = I_{L2} と仮定する。負荷電流を入力とした場合の外乱閉ルー プ伝達関数 G_{load} (s)は(9)式となる。

$$G_{load}(s) = \frac{-\frac{1}{C}s}{s^2 + 2\xi \omega_{nv} s + \omega_{nv}^2}$$
(9)

ここで,減衰係数 z は 0.707 とし,固有角周波数 ω_{nv} は設計値とする。したがって, $G_{load}(s)$ の単位ステップ応答 $C_{load}(t)$ は(10)式となる。

$$C_{load}(t) = \mathcal{L}^{-1} \left[G_{load}(s) \cdot \frac{1}{s} \right]$$
$$= -\frac{1}{C\omega_{nv}\sqrt{1-\xi^2}} e^{-\zeta\omega_n t} \sin\left(\omega_{nv}\sqrt{1-\xi^2}t\right)^{\dots(10)}$$

出力電圧変動の最大値は単位ステップ応答におけるオー バーシュートと同等になる。したがって最大電圧変動量 *AV_{out}*は(10)式を微分し傾きがゼロとなる時間で求まり、この ときの時間 *T_p*は(11)式となる。





これより負荷電流ステップ ΔI_{out} による ΔV_{out} は(10)式に(11) 式を代入することで求まり,(12)式となる。

$$\Delta V_{out} = -\frac{\Delta I_{out}}{C\omega_{nv}\sqrt{1-\xi^2}} e^{-\frac{\xi}{\sqrt{1-\xi^2}}\tan^{-1}\left(\frac{\sqrt{1-\xi^2}}{\xi}\right)} \sin\left\{\tan^{-1}\left(\frac{\sqrt{1-\xi^2}}{\xi}\right)\right\}$$
$$= -\frac{K_a}{C\omega_{nv}}\Delta I_{out}$$

ここで、 ΔI_{out} は負荷電流のステップ変化量である。また、 K_a に含まれる ζ は定数であるため一定となる。よって電圧変 動量 ΔV_{out} はコンデンサ C と固有角周波数 ω_{nv} に反比例の関 係となる。これより C は許容電圧変動と ω_{nv} から求まり、(13) 式となる。

(13)式より、コンデンサ容量の設計が可能である。

4. シミュレーション結果

〈4・1〉 電流制御系におけるゲイン特性

本節では3章において導出したサンプリング周波数の妥 当性を示す。ここでシミュレーション条件は、入力電圧 Vin= 1p.u., 出力電圧 Vout = 2p.u., 入力電流振幅 Im = 1p.u., リアク トルL=0.16msec である。また、それぞれの制御系のサンプ リング周波数を目標の応答周波数 $f_s = 3.15 f_{ref}$ とする。なお、 それぞれのパラメータは入力電圧 Vin=25V,および定格電流 I,=4Aで基準化した値である。

図6にシミュレーションにおける入力電流 ILIの周波数応 答を示す。結果より,指令値周波数 f_{ref} が所望応答周波数 f_d に近づくことでゲイン特性が低下していることがわかる。 また、P制御、PI制御、IP制御のすべての制御系において、 $f_{ref} = f_d$ で設定したゲイン低下許容 3dB とほぼ一致している ことが確認できる。以上より、制御系の形によらず、ゼロ 点を含まないデッドビート制御系では f. を f. の 3.15 倍程度 に設定すればよいことがわかる。

〈4·2〉出力電圧応答特性

本節では3章において検討した出力電圧変動量 AVaut とコ ンデンサ容量および固有角周波数との関係性について検討 する。ここでシミュレーション条件は、入力電圧 Vin = 1p.u., リアクトルL = 0.32msec, コンデンサ容量C = 11.3msec, 電 圧制御固有角周波数 $\omega_m = 100 \text{rad/sec}$, 電流制御固有角周波数 $\omega_d = 2\pi f_d = 20000$ rad/sec, サンプリング周波数 $f_s = 3.15 f_d =$ 10kHz とした。

図7に出力電圧指令値 Vout*を 2p.u.から 2.4p.u.へ変動させ たときの出力電圧応答および電流応答の結果を示す。ここ で、Vout ideal は理想モデルの制御ブロック図より取得した出 力電圧である。その結果, Vout は Vout ideal とほぼ一致するこ とから制御系は設計通りの応答を得られていることを確認 した。

図8に負荷電流 Ioutを 0p.u.から 0.5 p.u. ヘステップ変化さ せたときの電圧応答および電流応答の結果を示す。これよ り, 負荷電流ステップによる電圧変動量 *AV* out は 0.199 p.u., △Vout ideal = 0.203p.u.であり、電圧変動誤差は 1.97%であるこ とを確認した。

図 9 に負荷ステップ応答において電圧制御固有角周波数 ω_{nv}を変化させたときの電圧変動を示す。これより、(11)式 より算出したAVaut calは理想モデル電圧変動とほぼ一致する ことが確認できる。また、計算式同様にΔVout_calはのnvに反比 例することを確認した。したがって算出した出力電圧変動 式の妥当性を確認した。ここで、シミュレーションモデル が理想モデルや計算結果と誤差が発生している原因は本来 入力電流指令 IL1*は IL2*に対し変調率αで補償するところを 本制御では定常状態における変調率 $\alpha = 1/\beta$ で補償している ためである。

図10に電圧変動 AVout を0.2 p.u. と設定したとき負荷電流ス テップによる電圧変動をグラフ化した結果を示す。ここで コンデンサ容量は(12)式から設計を行った。また、このとき の電圧制御固有角周波数 om は 50 rad/sec, 100 rad/sec, 200rad/secとする。シミュレーションと計算結果に若干誤差 が発生しているのは上記の補償法が影響しているためであ







0

-1.25

Fig. 8. Load current step response.



図9負荷電流ステップ変化による電圧変動量 Fig. 9. The output voltage fluctuation by load current step $(C = 1800 \mu F).$

る。これより、(12)式を用いることで電圧変動と電圧固有角 周波数からコンデンサ容量を設計することが可能であるこ とを確認した。

〈4・3〉 電圧制御系の最大固有角周波数の検討

前節までの考察により、電圧制御の固有角周波数 ω_{nv} により、平滑コンデンサの値は定まることがわかった。しかし、制御遅れや操作量の飽和により、電圧制御固有角周波数を高くすることには限界がある。ここでは電流制御系はデッドビート制御を仮定し、1/z と置いて、制御遅れを模擬している。デッドビート制御は 1 サンプル以内に電流が指令値に追従させなくてはならない。しかし、電流の変化率は昇圧リアクトルと電源電圧により制限される。すなわち、1 サンプル以内で追従させるには、電流のステップ幅は $V_{in}T/L$ 以下でなくてはならない。ここでは制御余裕をみて、負荷電流のステップ変化幅を $\Delta I_{out} = 0.8V_{in}T/L$ とした。

図 11 に電圧制御固有角周波数 ω_{nv} を変化させたときのシ ミュレーションによって求めた出力電圧変動量 ΔV_{out} を示 す。結果より、 ΔV_{out} は ω_{nv} が 1000rad/sec 付近から計算によ り算出した結果に対し誤差が大きくなり、3000rad/sec 付近 でそれ以上電圧変動を抑えることができなくなる。サンプ リング周波数は 10kHz であるので、サンプリング周波数の 約 1/20 付近で飽和する。これは ω_{nv} が高くなることにより電 流制御系の制御遅れによって電圧制御系の応答が遅くなる ためである。したがって、電圧制御系の応答周波数はスイ ッチング周波数の 1/20 程度が限界である。

5. 実験結果

本章では実験による基本動作検証および 3 章で検討した コンデンサ容量の設計による電圧変動について検討を行 う。ここで、シミュレーションおよび実験における負荷電 流のステップは負荷抵抗のステップ変化で模擬した。また、 実験条件は、入力電圧 $V_{in} = 1$ p.u.、出力電圧 $V_{out} = 2$ p.u.、リ アクトル L = 0.8 msec、サンプリング周波数 $fs = 3.15 f_d =$ 10 kHz、負荷抵抗 R = 4 p.u.である。なお、それぞれのパラメ ータは入力電圧 $V_{in} = 25$ V、および定格電流 $I_n = 4$ A で基準化し た値である。

図 12 に出力電圧指令値 V_{out} *を 2p.u から 2.4p.u.へステッ プ変化させたときの応答特性を示す。その結果,出力電圧 応答における行き過ぎ時間 T_{ps} は 42.4msec であることを確 認した。2 次標準形のステップ応答における行き過ぎ時間 T_{ps_ideal} は 44.4msec であることから,実機の制御系の応答は 誤差 4.5%であり,大概設計通りの応答を得られていること が確認できる。

図 13 に負荷抵抗 $R \ge 0$ p.u.から 4 p.u.へステップ変化させ たときの応答波形を示す。これより、負荷電流ステップに よる電圧変動量 ΔV_{out} は 1.86 p.u.であることを確認した。(12) 式より算出した $\Delta V_{out_cal} = 0.203$ p.u.である。したがって、計算 式との誤差は 8.53% である。

図 14 に負荷抵抗 R を 0p.u.から 4p.u.へステップ変化させ たときの電圧変動量の電圧変動量をグラフ化したものを示 す。結果より、シミュレーション値および実験値の*AV*out は 低電圧制御固有角周波数において計算値より変動量が小さ いことを確認した。これは検討では純粋な負荷電流ステッ





プではなく,負荷抵抗ステップによる模擬を行っているこ とによる影響である。また,コンデンサの等価直列抵抗 (ESR)の影響,変換器の損失によるダンピング効果,使用 したコンデンサ容量の誤差などがある。

図15に電圧変動 ΔV_{ou} を 0.2p.u.と設定したとき負荷抵抗ス テップによる電圧変動をグラフ化した結果を示す。これよ り、算出した ΔV_{out} は計算式に対し低い値となっていること がわかる。誤差の原因は先述の影響が現れているためであ る。

6. まとめ

本論文では、昇圧チョッパの電流制御系と出力電圧制 御系の限界応答設計について述べた。入力電流制御にデ ッドビート制御器を用いたとき、目標とする応答周波数 *f_d*の 3.15 倍程度以上にサンプリング周波数(キャリア周 波数)を設定すればよいことを明らかにした。

また,電圧制御系において負荷電流ステップ入力時に おける出力電圧変動量と電圧制御固有角周波数,コンデ ンサ C の関係性を定式化し,これらの関係を明らかにし た。また,シミュレーションにより,電圧制御固有角周 波数は 1000rad/sec 以下である必要があることを明らかに した。さらに検証実験を行い,電圧変動値を 0.2p.u.,固 有角周波数を 100rad/sec としたとき,電圧変動誤差は設計 値に対して 8.53%であり,おおむね理論と一致している。 以上より,これらの設計指針の有効性を確認した。

文	献
-	11.00

- (1) K. Kouno, Y. Ishiyama, M. Yamamoto: "Optimum Design of Trans-linked method single phase interleaved PFC converter", JIASC IEEJ, H23, 1-74 河野研太,石倉祐樹、山本真義:「トランスリンク方式単層インター リーブ PFC コンバータの最適設計方法」平成 23 年産業応用部門大 会 1-74
- (2) T. Fushimi, H. Haga, S. Kondo: "Control Method of Electrolytic Capacitor Less Buck-boost Converter for Single-phase UPS", JIASC IEEJ, H23, 1-82
 伏見高明,芳賀仁,近藤正示:「電解コンデンサレス昇降圧チョッパ

を用いた常時商用単層 UPS の小型化への検討」 平成 23 年産業応用部門大会 1-82

(3) Y. Nakamura, M. Nakahama, M. Yamamoto: "Frequency Property Analysis of Multi-phase Boost Chopper Circuit", IEEJ annual meeting, H22, 4-009

中村祐太,中浜真之,山本真義:「マルチフェーズ昇圧チョッパ回路の周波数特性解析」平成 22 年電気学会全国大会大会 4-009

- (4) T. Mishima, M. Hattori, D. Tukiyama, Shuuji Miyake, M. Nakaoka: "Optimum Design of Trans-linked method single phase interleaved PFC converter", IEEJ annual meeting, H22, 4-014 三島智和,服部将之,築山大輔,三宅修二,中岡睦雄:「トランスリン ク方式単層インターリーブ PFC コンパータの最適設計方法」平成 22 年電気学会全国大会大会 4-014
- (5) K. Mathuura, J. Itoh:"A Loss Analysis of a 3-Level switched capacitor DC-DC Converter", SPC-11-098 松浦浩一,伊東淳一:「低インダクタによる高昇圧比向け DC-DC コ ンバータの基礎検討」,半導体電力変換研究会, SPC-10-104 (2010)
- (6) T. Yokoyama, T. Komiyama, E. Shimada:Current Control for Utility Interactive Inverter Using Multisampling Method Based on FPGA" IEEJ Trans.1A, Vol.130, No.1, 2010, pp.51-59



図 14 負荷抵抗ステップ変化による電圧変動量 Fig. 14. Output voltage fluctuation by load resistance

step ($C = 1800 \mu$ F).



国 15 頁前私化人 アリン 変化による电圧変動量 Fig. 15. Output voltage fluctuation by load resistance step (ΔV_{out} =0.2p.u.).

横山智樹, 小宮山剛, 島田永悟「FPGA によるマルチサンプリ ングを適用した単相系統連系インバータの電流制御」 電学論 D, Vol.130, No.1, 2010, pp.51-59

- (7) H. Abe, H. Fujimoto" Perfect Tracking Control of Single Phase Inverter with Inter Sampling for Arbitary Waveform" JIASC IEEJ, H18 安部洋則, 藤本博志, "任意波形に対するインターサンプリング を用いた単相インバータの完全追従制御", 平成 18 年産業応用部 門大会
- (8) 渋谷貴之,野下裕市,伊東 淳一:「昇圧チョッパにおけるデッドビート制御による電流応答限界に関する考察」電気関係学会北陸支部連合大会 A-64(2011)
- (9) 渋谷貴之,野下裕市,伊東淳一:「昇圧チョッパにおける電流制御系のサンプリング周波数選定法に関する考察」平成 23 年度電気学会東京支部新潟支所研究発表会,IV-06(2011)