

太陽光発電系統連系用インバータにおけるマルチレベル変換器 トポロジーの性能比較

檜原 有吾* 伊東 淳一 (長岡技術科学大学)

The comparison of the efficiency and power density of the multilevel converter topologies for PV inverter

Yugo Kashihara*, Jun-ichi Itoh, (Nagaoka University of Technology)

Abstract:- This paper discusses the performance of a 5-level ANPC inverter for PV system which is calculated by using the optimization designing method for a 5-level ANPC inverter. In addition, the performance of a 5-level ANPC inverter for PV system is compared with the conventional 2-level inverter and 3-level NPC inverter and 3-level T-type NPC inverter. The point of the performance comparison of the four converters for PV system is that 5-level ANPC inverter and 3-level NPC inverter can achieve high efficiency and high power density at switching frequency from 1 kHz to 1 MHz. The 5-level ANPC inverter can achieve high efficiency converter. On other hand, the 3-level T-type NPC inverter can achieve high power density converter.

キーワード： 太陽光発電, インバータ, マルチレベル変換器, アクティブ中性点クランプ, インバータ損失
(PV, Inverter, multilevel converter, Active Neutral-Point-Clamped, Inverter loss)

1. はじめに

近年, 太陽光などの新エネルギーシステムを用いた系統連系システムが盛んに研究されている⁽³⁾。Fig.1 のような系統連系システムに求められる要求として, 低高調波, 高効率, 連系リアクトルの小型化などが挙げられる。一方で, 電力変換器の出力電圧の高調波低減, 電流応答の高速化の観点から, マルチレベル電力変換器が研究されている⁽¹⁾⁻⁽⁵⁾。マルチレベル電力変換器は従来の 2 レベルの電力変換器と比較すると, ①レベル数 n に対しスイッチング素子の耐圧を $n-1$ 分の 1 に低減できること, ②複数レベルの電圧を出力するので出力電圧の高調波を低減できる, ③1 パルス当たりの電圧変動が小さいのでリップル電流が小さくリアクトルの体積が低減できることが利点としてあげられる。これらのマルチレベル変換器の利点は, 系統連系システムの要求を満たしており, 系統連系システムに適している。

代表的なマルチレベル変換器の回路構成として, 中性点クランプ(以下 NPC)方式と, フライングキャパシタ(以下 FC)方式があげられる⁽¹⁾⁽⁴⁾。NPC 方式は, ダイオードによって中性点電圧をクランプすることで複数の電圧レベルを出力する。しかし, 出力レベルに応じてスイッチング素子が増加するため, 各スイッチング素子の損失増加が懸念される。FC 方式は, 直流リンクコンデンサと FC 電圧を合成することで複数の電圧レベルを出力する。しかし, レベル数の増加に伴い, コンデンサが多数必要となり, 各コンデンサの

電圧バランス制御が困難になる。

そこで筆者らは, マルチレベル電力変換器の一方式として, 5 レベルアクティブ中性点クランプ形(以下 ANPC)インバータに注目している⁽²⁾⁽³⁾。ANPC 方式は, NPC 方式と FC 方式を組み合わせた回路構成となっており, 従来方式と比較すると, 通過素子数が少なく, 従来方式の短所を解決でき, 低コスト化, 高効率化が期待できる。

これまでに, 筆者らは数式を用いた 5 レベル ANPC インバータの最適設計法について検討を行ってきた⁽⁴⁾。数式を用いた理論解析の場合, デバイスパラメータや回路パラメータに応じて, 容易に損失が求められるため, 最適化の検討がしやすくなるからである。そのため, 体積の検討や高効率・高パワー密度等の要求を満たす変換器の設計を容易に行なうことができる。

本論文では, これまで検討した数式を用いた 5 レベル ANPC インバータの最適設計法を太陽光発電用系統連系システムに適用する。さらに, 従来回路である 2 レベルインバータや 3 レベル NPC インバータ, 3 レベル T-type NPC インバータについても数式を用いた設計を行い, パレートフロントを用いて各変換器の性能を比較する。本稿では, まず, PV 用系統連系システムに適用する変換器と設計手順について説明する。次に, 各変換器のパラメータ設計について説明する。最後に, パラメータ設計法を用いて PV システム用系統連系インバータを設計し, パレートフロントによる変換器性能について検討する。その結果, 5 レベル ANPC

インバータが最も高効率な変換器であること、また、3レベル T-type NPC インバータが最も高パワー密度な変換器であることがわかったので報告する。

2. 回路トポロジーおよび変換器の設計手順

〈2・1〉 回路トポロジー

Fig.2 に検討するインバータトポロジー図を示す。本論文では、5レベル ANPC トポロジー、2レベルトポロジー、3レベル NPC トポロジー、3レベル T-type NPC トポロジーの4つの変換器について検討する。

〈2・2〉 変換器設計手順

Fig.3 に変換器の設計フローチャートを示す。Fig.3 の設計チャートは、変換器の仕様やデバイスパラメータを入力とする。これらのパラメータを用いて、半導体素子、キャパシタ、インダクタ、ヒートシンクのパラメータを導出する。個々のパラメータから変換器全体の効率とパワー密度を導出する。まず、数式による検討では、製品のパラメータから変換器性能を評価する。そのため、実際の半導体素子の損失が容易に検討することができる。

キャパシタの設計部分では、容量、リップル電流、損失、体積の4つのパラメータについて検討を行なう。特に、キャパシタの体積は変換器の高パワー密度化に対する重要な要素となる。キャパシタの体積は製品から体積係数を導出して計算する。

リアクトルの設計部分では、インダクタ、リップル電流、損失、体積の4つのパラメータについて検討を行なう。特に、インダクタの体積は変換器の小型化に対して重要な要素である。インダクタの体積は、Area Product を用いて設計を行なう⁽⁶⁾。

ヒートシンクの設計では、熱抵抗と体積のパラメータについて検討を行なう。ヒートシンクの体積の見積もりは、CSPI を用いて検討を行なう。CSPI は、単位体積当たりの熱抵抗の逆数で、この数値が大きいほど単位体積当たりの冷却能力が大きいことを示す。

3. マルチレベル変換器への適用

2章で述べた変換器の設計チャートを用いてマルチレベルインバータの設計を行なう。

〈3・1〉 半導体素子の損失計算法

本節では半導体の損失計算について説明する。電力損失は以下の条件で計算を行う。

- 1) 負荷電流リップルは無視できる(電流源負荷とみなせる)
- 2) キャパシタのリップル電圧は無視できる(直流電圧源とみなせる)

3.1.1 5レベル ANPC トポロジー

本節では、5レベル ANPC インバータの損失計算方法について説明する⁽⁴⁾。Fig.2(a)の回路図において、Cell1 と Cell2 でスイッチング動作が異なるため、Cell ごとに損失計算の検討を行なう。また、導通損失はスイッチ(IGBT, MOSFET)側と環流ダイオード(FWD)側に発生する損失に分けること






Fig.1. A PV system.



(a) Five-level ANPC inverter. (b) Two-level inverter.



(c) Three-level NPC inverter. (d) Three-level T-type NPC inverter.

Fig.2. Single leg multilevel converter topologies.




Fig.3. Single phase 5-level ANPC inverter circuit topology.

ができる。ここで、素子に流れる正の電流はすべてスイッチ側に、負の電流は FWD 側を流れると仮定する。また、MOSFET の場合、オン抵抗が小さければスイッチ側に正負両方向に電流が流れる。しかし、FWD のオン電圧特性を MOSFET と同一に設定することで損失は計算できる。

Cell1 の素子 1 つに発生する順方向の導通損失 $P_{5A_con_Cell1_sw}$ は(1)式にて得られる。一方、FWD 側の損失 $P_{5A_con_Cell1_FWD}$ は(2)式で導出することができる。

$$P_{5A_con_Cell1_sw} = I_m \left(\frac{v_0}{2\pi} - \frac{1}{2}v_0 \cos \phi + \frac{1}{8\pi}I_m r_{on} \sin 2\phi - \frac{1}{4\pi}I_m r_{on} \phi - \frac{2}{3\pi}I_m a r_{on} \cos \phi - \frac{1}{4}av_0 \cos \phi \right) \dots\dots\dots(1)$$

$$P_{5A_con_Cell1_FWD} = I_m \left(\frac{v_0}{2\pi} + \frac{1}{2}v_0 \cos \phi + \frac{1}{8\pi}I_m r_{on} \sin 2\phi + \frac{1}{4\pi}I_m r_{on} + \frac{1}{4\pi}I_m r_{on} \phi - \frac{2}{3\pi}I_m a r_{on} \cos \phi - \frac{1}{4}av_0 \cos \phi \right) \dots\dots\dots(2)$$

ここで、 a は指令値の振幅、 r_{on} はスイッチのオン抵抗、 v_0 は 0A の時のオン電圧降下、 I_m は負荷電流ピーク値、 ϕ は負荷力率である。また、オン電圧は IGBT を想定し、PN 接合による電圧降下と抵抗分にある電圧降下として表現しているが、MOSFET は抵抗特性であるため、(1)式及び(2)式において $v_0=0$ とすれば表現できる。

Cell2 の導通損失について述べる。Cell2 素子の中で、 S_5 、 S_7 は出力電圧指令値が正の時にオン、 S_6 、 S_8 は出力電圧指令値が負の時にオンするため、スイッチ電流が異なる。 S_5 、 S_7 のスイッチ側の導通損失 $P_{5A_con_Cell2_swA}$ は(3)式のように得られる。また、 S_5 、 S_7 の FWD 側の導通損失 $P_{5A_con_Cell2_FWDA}$ は(4)式で導出することができる。

$$P_{5A_con_Cell2_swA} = \frac{1}{2\pi} \left[a r_{on} \left(\frac{1}{6} \cos 2\phi + \frac{2}{3} \cos \phi + \frac{1}{2} \right) I_m^2 + av_0 \left(\frac{1}{2} \pi \cos \phi - \frac{1}{2} \sin \phi + \frac{1}{2} \phi \cos \phi \right) \right] \dots\dots\dots(3)$$

$$P_{5A_con_Cell2_FWDA} = \frac{1}{12\pi} \left[I_m a \left(8 I_m r_{on} \sin \left(\frac{\phi}{2} \right)^4 - 3v_0 \sin \phi + 3\phi v_0 \cos \phi \right) \right] (4)$$

同様に、 S_6 、 S_8 のスイッチ側の導通損失 $P_{5A_con_Cell2_swB}$ と FWD 側の導通損失 $P_{5A_con_Cell2_FWDB}$ は、(5)、(6)式で得られる。

$$P_{5A_con_Cell2_swB} = \frac{1}{2\pi} \left[I_m v_0 (\cos \phi + 1) + I_m^2 r \left(\frac{\pi}{2} + \frac{\phi}{2} - \frac{1}{4} \sin 2\phi \right) - I_m a v_0 \left(\frac{\pi}{2} \cos \phi - \frac{1}{2} \sin \phi + \frac{1}{2} \phi \cos \phi \right) + I_m a r \left(\frac{1}{6} \cos 2\phi + \frac{2}{3} \cos \phi + \frac{1}{2} \right) \right] \dots\dots\dots(5)$$

$$P_{5A_con_Cell2_FWDB} = \frac{1}{2\pi} \left[I_m^2 r \left(\frac{\phi}{2} - \frac{1}{4} \sin 2\phi \right) - I_m v_0 + I_m v_0 \cos \phi - \frac{1}{2} I_m a v_0 (\sin \phi - \phi \cos \phi) + I_m^2 a r \left(\frac{1}{6} \cos 2\phi - \frac{2}{3} \cos \phi + \frac{1}{2} \right) \right] \dots\dots\dots(6)$$

スイッチング損失はスイッチに印加される電圧とスイッチに流れる電流に比例すると仮定する。このとき、Cell1 のスイッチング損失 $P_{5A_sw_Cell1}$ はデューティ比によらず、流れ

る電流とスイッチング回数に依存するので、(7)式で導出することができる。

$$P_{5A_sw_Cell1} = \frac{1}{(n-1)\pi} \frac{E_{dc} I_m}{E_{dcd} I_{md}} (e_{on} + e_{off}) f_c \dots\dots\dots(7)$$

ここで、 n は出力電圧レベル、 E_{dc} は入力電圧、 e_{on} はスイッチング 1 回のターンオン損失(J)、 e_{off} はデータシートにあるターンオフ損失(J)、 E_{dcd} 及び I_{md} はデータシート上のターンオン損失、ターンオフ損失の測定条件時の電圧と電流である。

また、FWD のリカバリ損失 $P_{5A_rec_Cell1}$ も(7)式と同様に (8)式で導出することができる。

$$P_{5A_rec_Cell1} = \frac{1}{(n-1)\pi} \frac{E_{dc} I_m}{E_{dcd} I_{md}} e_{rr} f_c \dots\dots\dots(8)$$

ここで、 e_{rr} はリカバリ損失(J)である。

Cell2 のスイッチング損失は、Cell2 のスイッチが出力周波数でスイッチングを行うため、キャリア周波数と同じ周波数でスイッチングする Cell1 のスイッチング損失と比較して、Cell2 のスイッチング損失は十分小さく無視できる。

3.1.2.2 レベルトポロジ

本節では、2 レベルインバータの損失計算方法について説明する。Fig.2(b)において、半導体素子 1 つに発生する順方向の導通損失 $P_{2L_con_sw}$ は(9)式にて得られる。一方、FWD 側の損失 $P_{2L_con_FWD}$ は(10)式で導出することができる。

$$P_{2L_con_sw} = \left(\frac{1}{2\pi} v_0 + \frac{1}{8} I_m r_s \right) I_m + \left(\frac{1}{3\pi} a r_s I_m + \frac{1}{8} av_0 \right) I_m \cos \phi \dots\dots\dots(9)$$

$$P_{2L_con_FWD} = \left(\frac{1}{2\pi} v_0 + \frac{1}{8} I_m r_s \right) I_m - \left(\frac{1}{3\pi} a r_s I_m - \frac{1}{8} av_0 \right) I_m \cos \phi \dots\dots\dots(10)$$

スイッチング損失は(7)式、リカバリ損失は(8)式で導出することができる。

3.1.3.3 レベル NPC トポロジ

本節では、3 レベル NPC インバータの損失計算方法について説明する。Fig.2(c)において、上下アームに発生する損失は同じである。しかし、アーム中の各素子に流れる電流が異なるため、それぞれに発生する損失は異なる。 S_1 と S_4 の素子に発生する順方向の導通損失 $P_{3N_con_S1_sw}$ は(11)式にて得られる。一方、FWD 側の損失 $P_{3N_con_S1_FWD}$ は(12)式で導出することができる。

$$P_{3N_con_S1_sw} = \frac{a I_m}{2\pi} \left\{ r I_m \left[\frac{1}{6} \cos(2\phi) + \frac{2}{3} \cos(\phi) + \frac{1}{2} \right] + v_0 \left[\frac{\pi}{2} \cos \phi - \frac{1}{2} \sin \phi + \frac{\phi}{2} \cos \phi \right] \right\} \dots\dots\dots(11)$$

$$P_{3N_con_S1_FWD} = \frac{a I_m}{2\pi} \left\{ r I_m \left[\frac{1}{3} \left[4 \sin^2 \left(\frac{\phi}{2} \right) - \sin^2 \phi \right] - \frac{v_0}{2} [\sin \phi - \phi \cos \phi] \right\} \right. (12)$$

S_2 と S_3 の素子に発生する順方向の導通損失 $P_{3N_con_S2_sw}$ と FWD 側の損失 $P_{3N_con_S2_FWD}$ は(13)、(14)式で導出できる。

$$P_{3N_con_S2_sw} = \frac{I_m}{2\pi} \left\{ r I_m \left[\frac{\pi}{2} + \frac{\phi}{2} - \frac{1}{4} \sin 2\phi \right] + v_0 [\cos \phi + 1] \right\} + \frac{1}{2\pi} I_m \left\{ r I_m \left[\left(\frac{1}{4} \sin 2\phi - \frac{\phi}{2} \right) + a \left(\frac{1}{3} \sin^2 \phi - \frac{4}{3} \sin^2 \left(\frac{\phi}{2} \right) \right) \right] \right. (13)$$

$$\left. + v_0 \left[(1 - \cos \phi) + a \left(\frac{1}{2} \sin \phi - \frac{\phi}{2} \cos \phi \right) \right] \right\}$$

$$P_{3N_con_S2_FWD} = \frac{aI_m}{2\pi} \left\{ rI_m \frac{1}{3} \left[4 \sin^2 \left(\frac{\phi}{2} \right) - \sin^2 \phi \right] - \frac{v_0}{2} [\sin \phi - \phi \cos \phi] \right\} \dots\dots\dots (14)$$

D₁とD₂の素子に発生する導通損失 P_{3N_{con}D}は(15)式にて得られる。

$$P_{3N_con_D} = \frac{1}{2\pi} I_m \left\{ rI_m \left[\left(\frac{\pi}{2} + \frac{\phi}{2} - \frac{1}{4} \sin 2\phi \right) - a \left(\frac{1}{6} \cos 2\phi + \frac{2}{3} \cos \phi + \frac{1}{2} \right) \right] + v_0 \left[(\cos \phi + 1) - a \left(\frac{\pi}{2} \cos \phi - \frac{1}{2} \sin \phi + \frac{\phi}{2} \cos \phi \right) \right] \right\} + \frac{1}{2\pi} I_m \left\{ rI_m \left[\left(\frac{1}{4} \sin 2\phi - \frac{\phi}{2} \right) + a \left(\frac{1}{3} \sin^2 \phi - \frac{4}{3} \sin^2 \left(\frac{\phi}{2} \right) \right) \right] + v_0 \left[(1 - \cos \phi) + a \left(\frac{1}{2} \sin \phi - \frac{\phi}{2} \cos \phi \right) \right] \right\} \dots\dots\dots (15)$$

3レベルNPCインバータのスイッチング損失 P_{3N_{sw}}は(16)式で、リカバリ損失 P_{3N_{rec}}は(17)で導出できる。

$$P_{3N_sw} = \frac{1}{(n-1)\pi} \frac{E_{dc} I_m}{E_{dcd} I_{md}} (e_{on} + e_{off}) \frac{f_c}{2} \dots\dots\dots (16)$$

$$P_{3N_rec} = \frac{1}{(n-1)\pi} \frac{E_{dc} I_m}{E_{dcd} I_{md}} e_r \frac{f_c}{2} \dots\dots\dots (17)$$

3.1.4.3 3レベル T-type NPC トポロジ

本節では、3レベルNPCインバータの損失計算方法について説明する。Fig.2(d)において、3レベルT-type NPCインバータのスイッチング素子の動作は、3レベルNPCインバータのスイッチング動作と同じである。そのため、3レベルT-type NPCインバータのS₁及びS₂の導通損失は、(11)式及び(12)式で導出できる。また、スイッチング損失 P_{3TN_{sw1}}及びリカバリ損失 P_{3TN_{rec1}}は(18)式、(19)式で導出できる。

$$P_{3TN_sw1} = \frac{2}{(n-1)\pi} \frac{E_{dc} I_m}{E_{dcd} I_{md}} (e_{on} + e_{off}) \frac{f_c}{2} \dots\dots\dots (18)$$

$$P_{3TN_rec1} = \frac{2}{(n-1)\pi} \frac{E_{dc} I_m}{E_{dcd} I_{md}} e_r \frac{f_c}{2} \dots\dots\dots (19)$$

一方で、3レベルT-type NPCインバータのS₃及びS₄の導通損失は(15)式で導出することができる。また、スイッチング損失 P_{3TN_{sw3}}及びリカバリ損失 P_{3TN_{rec3}}は(20)式、(21)式で導出できる。

$$P_{3TN_sw3} = \frac{2}{(n-1)\pi} \frac{E_{dc} I_m}{E_{dcd} I_{md}} (e_{on} + e_{off}) f_c \dots\dots\dots (20)$$

$$P_{3TN_rec3} = \frac{2}{(n-1)\pi} \frac{E_{dc} I_m}{E_{dcd} I_{md}} e_r f_c \dots\dots\dots (21)$$

3.1.5 実験による理論式の妥当性の検討

Fig.4に3.3kW定格の単相ハーフブリッジの5レベルANPCインバータと3レベルNPCインバータを設計し、パワーメータ(WT1600:YOKOGAWA)を用いて測定した損失と各変換器の損失計算式を用いて推定した損失を比較した結果を示す。3.3kW定格運転時の理論損失と実機の損失の誤差率は5レベルANPCインバータが6%、3レベルNPCインバータが1%となり、理論式の妥当性を確認した。軽負荷時に一致しなくなる原因の1つとして、スイッチング素子の浮

遊容量に電荷が充電され、放電するときにスイッチング素子のオン抵抗に流れ、このときに発生する損失が軽負荷時における誤差として出ていることがあげられる。

〈3・2〉キャパシタの設計

本節ではキャパシタのパラメータ設計法について述べる⁽⁴⁾。

3.2.1 キャパシタの容量設計

5レベルANPCインバータのフライングキャパシタの容量 C_{FC}はキャパシタに流れる電流、リップル電圧、フライングキャパシタ電圧の充電もしくは放電時間の時間積から導出することができ、(22)式で導出できる。


$$C_{FC} = \frac{I_m T}{8 \Delta V_{FC}} \frac{E_{dc}}{V_m} \dots\dots\dots (22)$$

ここで、ΔV_{FC}はリップル電圧、I_mは負荷電流ピーク値、Tはキャリア周期、E_{dc}は直流電圧、V_mは出力電圧最大値である。


一方で、5レベルANPCインバータの直流平滑キャパシタの容量 C_{DC}は、マルチレベル電圧の出力に直流中点電位を使用するため、直流平滑キャパシタ C₂、C₃を直列に接続する。直流平滑キャパシタ容量 C_{DCSC}は、中点電位の変動をもとに設計し、(23)式となる。

$$C_{DCSC} = \frac{V_m}{2\omega \Delta V_{cn}} I_m \left(\sqrt{3} - \frac{\pi}{3} \right) \dots\dots\dots (23)$$

ここで、ΔV_{cn}は直流平滑キャパシタの最大電圧リップルである。また、3レベルNPCインバータ及び3レベルT-type NPCインバータの直流平滑キャパシタも(23)式で同様に設計することができる。



(a)Five-level ANPC inverter



(b)Three-level NPC inverter

Fig.4. Losses of multilevel converters.

また、単相の場合は(24)式のように得られる。

$$C_{DCSC} = \frac{V_m}{2\omega\Delta V_{cn} E_{dc}} I_m \pi \dots\dots\dots (24)$$

3.2.2 キャパシタの損失計算法

キャパシタの損失 P_{Cap} は、等価直列抵抗(以下 ESR)で発生する。 P_{Cap} はキャパシタに流れる電流より(25)式で計算できる⁽⁶⁾。

$$P_{Cap} = I_{rms_Cap}^2 R_{ESR} \dots\dots\dots (25)$$

ここで、 I_{rms_Cap} はキャパシタに流れるリップル電流の実効値、 R_{ESR} はキャパシタの ESR である。キャパシタの電流は、負荷力率と変調率の関数となる。これらは無次元であるから、電流実効値係数 K_c を導入し、(26)式にて、電流実効値を求める。電流実効値係数 K_c は正規化したシミュレーションにより、リップル電流実効値、負荷力率と変調率の関係を求める⁽⁴⁾。

$$I_{rms_Cap} = K_c I_m \dots\dots\dots (26)$$

3.2.3 キャパシタの体積計算法

本節ではキャパシタの体積計算法について説明する。キャパシタの体積は、メーカーの製品シリーズから行う⁽⁷⁾。

1) フィルムコンデンサ

フィルムコンデンサの体積はエネルギー密度に比例し(27)式で導出することができる。

$$V_{CF} = \gamma_{VCF}^{-1} \frac{1}{2} C_F U_o^2 \dots\dots\dots (27)$$

ここで γ_{VCF}^{-1} はフィルムコンデンサの体積係数、 C_F はコンデンサの容量、 U_o はコンデンサの印加電圧である。

2) 電解コンデンサ

電解コンデンサの体積は、電解コンデンサのリップル電流実行値に比例し、(28)式で表すことができる。

$$V_{CE} = \gamma_{VCE}^{-1} I_{C,RMS} \dots\dots\dots (28)$$

ここで、 V_{CE} はコンデンサの体積、 γ_{VCE}^{-1} は電解コンデンサの体積係数、 $I_{C,RMS}$ は電解コンデンサに流れる電流リップル実効値である。

〈3・3〉リアクトルの設計

本節では系統連系インダクタについて説明する⁽⁶⁾。マルチレベルインバータの連系インダクタ L_M は(29)式で、2レベルインバータの連系インダクタ L_{2L} は(30)式となる。

$$L_M = \frac{V_{dc} - \sqrt{3}V_m}{(n-1)\Delta I} \left(\sqrt{3} \frac{V_m}{E_{dc}} - \frac{1}{2} \right) T \dots\dots\dots (29)$$

$$L_{2L} = \frac{V_m}{2\Delta I} \left(1 - \frac{V_m}{E_{dc}} \right) T \dots\dots\dots (30)$$

また、系統連系インダクタの体積は、Area Product⁽⁵⁾を用いて検討を行い、(31)式で決定できる。

$$V_L = K_V \left(\frac{2W}{K_u B_m J_w} \right)^{\frac{3}{4}} \dots\dots\dots (31)$$

ここで、 K_V はコアの形状から決定される定数、 W はリアクトルに蓄積されるエネルギー、 K_u は窓の線積率、 B_m はコアの最大磁束密度、 J_w は巻き線の電流密度である。

〈3・4〉放熱フィン

放熱フィン、CSPI を用いて検討する⁽⁷⁾。CSPI は(32)式で表される。

$$CSPI = \frac{1}{R_{th} V_0} \dots\dots\dots (32)$$

ここで、 R_{th} はフィンの熱抵抗、 V_0 はフィンの体積である。また、フィンの熱抵抗は(33)式で得られる。

$$R_{th(f-a)} = \frac{T_j - T_a}{P_f} - R_{th(f-s)} \dots\dots\dots (33)$$

ここで、 T_j はスイッチ素子のジャンクション温度、 T_a は周囲温度、 P_f は発生損失である。

4. モデルベースの変換器の性能比較

〈4・1〉損失特性

Fig.5 に Table1 の変換器の仕様を用いて計算した4つの変換器の損失特性及び効率を示す。Fig.5 において、3相 10kW を定格として各変換器を設計し、定格運転時における検討を行なった。それぞれの効率は、5レベル ANPC インバータが 98.3%、2レベルインバータが 96.7%、3レベル NPC インバータが 98.1%、3レベル T-type NPC インバータが 97.8% となっており、5レベル ANPC インバータの効率が、最も高いことがわかる。なお、損失の算定法は、これまで筆者らの検討により妥当性を確認している⁽⁴⁾。また、各変換器の損失に注目すると、全ての変換器において導通損失が支配的であることがわかる。

〈4・2〉体積比較

Fig.6 に Table1 の条件を用いて系統連系インダクタを含めた各変換器の体積比較を行なった結果を示す。5レベル ANPC インバータが 1.55dm³、2レベルインバータが 1.47dm³、3レベル NPC インバータが 1.52dm³、3レベル T-type NPC インバータが 1.16dm³ となっている。3レベル T-type NPC インバータの体積が最も低く、その一方で、5レベル ANPC インバータが最も体積が大きい変換器であることがわかる。しかし、5レベル ANPC インバータは系統連系インダクタの体積を他の変換器よりも小型(2レベルインバータの 1/4、3レベルインバータの 1/2)にできる。また、5レベル ANPC インバータのフライングキャパシタにフィルムコンデンサを使用することができるため、キャパシタ体積の低減が可能で




Fig.5. Loss analysis of the inverter topologies.

ある。

〈4・3〉 パレートフロントによる比較

パレートフロントを用いて 4 つの変換器の比較を行う。パレートフロントは変換器のスイッチング周波数を変化させたときのパワー密度と効率を軸にとったものであり、変換器性能の指標を表す 1 つの考え方である⁽⁷⁾。

Fig.7 にスイッチング周波数を 1kHz から 1MHz まで変化させた時の各変換器のパレートフロントを示す。Fig.7 より 5 レベル ANPC インバータはスイッチング周波数が 30kHz のときパワー密度が 6.3kW/dm³、効率が 98.2%になる。2 レベルインバータは、スイッチング周波数が 100kHz のときパワー密度が 8.6kW/dm³、効率は 97.0%になる。3 レベル NPC インバータはスイッチング周波数が 40kHz のときパワー密度が 6.5kW/dm³、効率が 98.1%になる。3 レベル T-type NPC インバータはスイッチング周波数が 100kHz のときパワー密度が 9.7kW/dm³、効率が 97.7%になる。このことから、5 レベル ANPC インバータが最も高効率な変換器を設計可能である、また、3 レベル T-type NPC インバータが最も高パワー密度な変換器を設計可能である。

5. 結論

本論文では、これまでに提案した変換器設計法を用いて太陽光発電系統連系用インバータとして 4 つの変換器トポロジーを設計し、パレートフロントによる性能比較を行なった。

5 レベル ANPC インバータが最も高効率な変換器を設計可能である、また、3 レベル T-type NPC インバータが最も高パワー密度な変換器を設計可能であることがわかった。

今後は、3 レベルトポロジーの実験による計算式の妥当性の確認、5 レベルにおける他のマルチレベル変換器との性能比較、また次世代デバイスを用いた場合の 5 レベル ANPC インバータの性能について比較、検討する予定である。

文 献

- (1) F. Z. Peng : "A Generalized Multilevel Inverter Topology with Self Voltage Balancing", IEEE Transactions on industry applications, Vol.37, No.2, pp. 2024-2031 (2001)
- (2) Barbosa, P.; Steimer, P.; Steinke, J.; Meysenc, L.; Winkelkemper, M.; Celanovic, N: "Active Neutral-point-Clamped Multilevel Converter", Power Electronics Specialists Conference, 2005. PESC '05. IEEE 36th 16-16 June 2005 Page(s):2296 – 2301
- (3) Lin Ma, Tamas Kerekes, Remus Teodorescu, Xinmin Jin, Dan Florica, Marco Liserre : 「The High Efficiency Transformer-less PV Inverter Topologies Derived From NPC Topology」, EPE 2009-Barcelona , pp.1-10 (2009)
- (4) 榎原有吾, 伊東淳一: 「5 レベルアクティブ NPC インバータの最適設計に関する検討」, SPC 長野, SPC-10-124, 2010
- (5) Wm. T. Mclyman: "Transformer and inductor design handbook", Marcel Dekker Inc. (2004)
- (6) 大沼喜也, 伊東淳一: 「単相三相変換器における昇圧チョッパ回路とアクティブバッファ回路の比較」, 電気学会全国大会, 4-042, 2011
- (7) J. W. Kolar, J Biela and J. Minibock : 「Exploring the Pareto Front of Multi-Objective Single-Phase PFC Rectifier Design Optimization -99.2% Efficiency vs. 7kW/dm³ Power Density」, IPEMC 2009-China, (2009)




Fig.6. Volume analysis of the inverter topologies.




Fig.7. Pareto front of the inverter topologies.

Table 1 the Converter specification and devices.

(a) converter specification			
Input voltage	350V	Rated power	10kW
Output voltage	200V	Output frequency	50Hz
Output current	20A	Switching frequency	20kHz
Ripple Voltage (ANPC inverter only)	Flying capacitor		3%
	DC smoothing capacitor		5%
Ripple Current	Inductor		5%
CSPI	Heatsink		10

(b) 5level ANPC inverter		
Switching device	Cell1	MOSFET:IRFP4668pBF(IR)
	Cell2	MOSFET:IXFB170N30P(IXYS)
Flying capacitor		LXS series (Nippon chemi-con) 5 parallel connection
DC smoothing capacitor		LXS series (Nippon chemi-con) 5 parallel connection

(c) 2level inverter	
Switching device	IGBT:1MBH50D-060S (Fuji Electric)
DC smoothing capacitor	LXS series (Nippon chemi-con) 5 parallel connection

(d) 3level NPC inverter	
Switching device	MOSFET:IXFB170N30P(IXYS)
DC smoothing capacitor	LXS series (Nippon chemi-con) 5 parallel connection

(e) 3level T-type NPC inverter		
Switching device	Cell1	MOSFET:IXFB170N30P(IXYS)
	Cell2	IGBT:1MBH50D-060S (Fuji Electric)
DC smoothing capacitor		LXS series (Nippon chemi-con) 5 parallel connection