高周波パワーデバイスを用いた電力変換回路の ゲート電位変動に関する解析と抑制法

渡邊 健太* 伊東 淳一(長岡技術科学大学)

An Analysis and a Suppression Method of a Gate Voltage Oscillation in Power Converter Circuit using High-Frequency Power Devices Kenta Watanabe^{*}, Jun-ichi Itoh (Nagaoka University of Technology)

This paper investigates a gate voltage oscillation in power converter circuit using high-frequency power devices. This gate voltage oscillation is generated at the switching of devices. The quantum of voltage oscillation changes by gate resistance, wiring inductance and parasitic capacitance of the switching devices. Thus the calculating formula concerning the voltage oscillation was derived by the circuit analysis. The circuit analysis should use an easy calculating formula. Therefore, the compensation coefficient k was defined by the calculating formula. The compensation coefficient k is decided according to circuit parameters. The calculating formula was compared with the experimental results. However, gap occurs in results. About the gap, analysis was conducted using the simulation. As a result, the gap has improved from 5V to 2V at the maximum.

キーワード:高周波パワーデバイス,パラメータ設計,高周波動作,チョッパ回路,電位変動 (Keyword: High-frequency power devices, Parametric design, High-frequency operation, Chopper, Voltage oscillation)

1. はじめに

近年,ハイブリッド自動車や鉄道車両など多くのシステムで,電力変換回路の小型,高密度化の要求が高まっており,開発が盛んに行われている^{(1),(2)}。電力変換回路の小型,高密度化には,ヒートシンクや受動素子の小型化,電力変換回路のパワー密度向上が必要不可欠である。しかしながら,電力変換回路のスイッチングデバイスに広く用いられているシリコン(Si)を主材料とする MOSFET や IGBT を用いて,大幅な小型,高密度化を行うには,Si の物性値からくる限界が迫りつつあるため,困難であるとされている⁽³⁾。

一方で、シリコンカーバイド(SiC)やガリウムナイトライ ド(GaN)を用いた次世代パワー半導体デバイスは、Siを用い たパワー半導体デバイスに比べ、高耐圧、高速スイッチン グ、低損失、高温動作が可能など従来の素子を大きく超え る動作特性が確認されており、注目が集まっている⁽⁴⁾。

Si パワー半導体デバイスを高周波駆動可能な SiC, GaN パワー半導体デバイスに置き換えるには、より高密度実装 技術の確立が必要となる。これは、主回路と制御回路が近 接配置され、回路から発生する放射ノイズに弱くなるとい う懸念があるためである⁽⁵⁾。また、SiC や GaN パワー半導体 デバイスは、ゲートしきい値電圧 V_{GS(th)}が Si-MOSFET など に比べて低いため、放射ノイズによるゲートの誤点弧、誤 消弧の可能性も高くなると予想されている。

本論文では、電力変換回路に GaN-FET の適用を想定し、 電力変換回路の回路パラメータ設計に関する検討を行う。 回路パラメータは、FET のスイッチング時に発生するゲー トソース間電圧 V_{GS}の電位変動 *A*V_{GS} に注目して設計を行う。 前述の通り、GaN-FET は V_{GS(th})が低い。そのため、*A*V_{GS} に よるゲート誤点弧、誤消弧を引き起こさないようパラメー タ設計を行う必要がある。しかし、ゲートソース間電圧 V_{GS} の*A*V_{GS} に注目し、解析、設計を行った論文は、筆者らの知 る限り報告されていない。従って、回路解析からパラメー タが電位変動 *A*V_{GS} に与える影響を考察する。そして解析結 果から、回路パラメータによって変化する *A*V_{GS} を計算する。 最後に実機試験により、計算式の妥当性を確認し、結果に 発生するズレの推定と電位変動抑制法の検討を行ったので 報告する。

2. ゲート電位変動の発生

図1に本論文で用いる試験回路を示す。試験回路は、DC リンク電圧が約140Vの降圧チョッパを用いる。この回路を スイッチングさせ、その時のFETゲートソース間電圧 V_{GS} を測定する。本論文は、GaN-FETを用いるための基礎解析 という観点から、同様な高速スイッチング特性を持つ Si-MOSFETを用いて、*ΔV_{GS}*について評価・解析を行う。表 1に試験回路の条件を示す。

図 2 に、試験回路を高速スイッチングさせたときに発生 する V_{GSL2}の電位変動を示す。筆者らは、このような現象が スイッチング時に発生することを確認している⁽⁶⁾。本論文で は、電位変動の中でも上アームがオンした瞬間の、下アー ムのゲートソース間に発生する電位変動*A*V_{GS2}に焦点を当て る。本現象は、試験回路の寄生パラメータ(主に配線インダ クタンス)により変動するため、低い V_{GS(th})を持つ GaN-FET を駆動させる場合、ゲートの誤点弧、誤消弧を起こす可能 性が Si パワー半導体デバイスより高くなる。

3. 回路解析

〈3・1〉 実験回路のシミュレーション

図 3 にシミュレーションで用いる降圧チョッパを示す。 シミュレーションを行うシミュレータは LTspice IV(Linear Technology)を用いる。この回路中の $R_{G1,2}$ はゲート抵抗, $C_{add1,2}$ はゲートドレイン間に追加する接合容量, L_W は配線イ ンダクタンスを模擬している。図 3 のシミュレーション回 路は、後に示す等価回路解析の単純化のため、 L_W を1か所 のみ模擬した形としている。表 2 にシミュレーション回路 の条件を示す。このシミュレーション回路で、 R_{G2} を0から 24 Ω , C_{add2} を0から1000pF, L_W を0から600nHの間で変化 させたときの、 ΔV_{GS2} の最大値 $\Delta V_{GS2,peak}$ を観測する。その際、 可変パラメータは3つのうち1つとして、残り2つのパラ メータは基準値を用いる。基準値は $R_{G2}=3\Omega$, $C_{add2}=60pF$, $L_W=350nH$ とする。

〈3·2〉 等価回路のシミュレーション

図 4 にシミュレーションで用いる降圧チョッパの等価回路を示す。図 4 は、チョッパ上アームがオン、チョッパ下アームがオフの状態における等価回路を示している。なお、回路条件は表 2 と同じである。3.1 節と同様に、 R_{G2} を 0 から 24 Ω 、 C_{add2} を 0 から 1000pF、 L_W を 0 から 600nH の間で可変させたときの、 ΔV_{GS2} の最大値 $\Delta V_{GS2,peak}$ を観測する。その際、可変パラメータは 3 つのうち 1 つとして、残り 2 つのパラメータは基準値を用いる。

その後,等価回路の妥当性を確認するため,3.1節の電位 変動*ΔV_{GS2 neak}との*比較を行う。

〈3·3〉 シミュレーション回路と等価回路の比較

図 5(a)に C'_{GD} =100pF(C'_{GD} = C_{GD} + C_{add2}), L_W =350nH 一定と したときの、ゲート抵抗 R_{G2} と ΔV_{GS2} の最大値 ΔV_{GS2_peak} の関 係を示す。図から、等価回路とチョッパシミュレーション の結果がほぼ一致しており、最大誤差率が 2.5%であること を確認した。

図 5(b)に $R_{G2}=3\Omega$, $L_W=350$ nH 一定としたときの, ゲート ドレイン間合成容量 $C'_{GD} \ge \Delta V_{GS2_peak}$ の関係を示す。図から, 等価回路とチョッパシミュレーションの結果がほぼ一致し ており,最大誤差率が 3.8% であることを確認した。

図 5(c)に $R_{G2}=3\Omega$, $C'_{GD}=100 \text{pF}$ 一定としたときの, 配線インダクタンス $L_W \ge \Delta V_{GS2_peak}$ の関係を示す。図から, 等価回路とチョッパシミュレーションの結果がほぼ一致してお



図 4 等価回路構成 Fig. 4. Composition of the equivalent circuit.

り、平均誤差率が 5.1% であることを確認した。なお、 $L_w=20nH$ より小さい領域で ΔV_{GS2_peak} が減少するのは、素子のスイッチング時間が増加することに起因している。

以上の結果より,図4の等価回路の妥当性が確認できた ため,以降は図4の等価回路を用いて回路解析を行う。

〈3・4〉 ゲート電位変動の計算式の導出

図4で示した等価回路から、回路方程式をたて、 $\Delta V_{GS2,peak}$ を求める式を導出する。まず、回路方程式を解き、ラプラス変換した後の ΔV_{GS2} (s)を、(1)式に示す。

$$\Delta V_{GS2}(s) = \frac{1}{C_{GS}} \frac{V_{DC}}{As^3 + Bs^2 + Cs + D}$$
(1)

ここで, 定数
$$A$$
から D は(2)から(5)式で表される。

$$B = \frac{L_{w} \left(C_{GD}^{'} + C_{DS} \right)}{R_{G2} C_{GD}^{'} C_{GS}} + \frac{R_{DS(ON)} R_{G2} \left(C_{GD}^{'} C_{DS} + C_{DS} C_{GS} + C_{GS} C_{GD}^{'} \right)}{R_{G2} C_{GD}^{'} C_{GS}}$$

......(3)

$$D = \frac{1}{R_{G2}C_{GD}C_{GS}}$$
....(5)

しかしながら,(1)式は3次系であるため回路解析が困難 である。ここでは,近似的に求める方法を検討する。

図 6 に図 4 を簡単化した等価回路を示す。この回路は、 図 4 において、 $R_{G2}=\infty\Omega$ とした構成であり、この場合単純な RLC 直列回路になる。図 6 から C_{GS} の両端電圧を求めると、 (6)式で表される。

なお、(6)式は定常項 W_{DC} を含む解であるため、定常項 W_{DC} を減算したゲート電位変動を求める必要がある。そのゲート電位変動は(7)式で表される。

$$\Delta V_{GS2} = \gamma V_{DC} \left[1 - e^{-\alpha t} \left\{ \cos(\beta t) + \frac{\alpha}{\beta} \sin(\beta t) \right\} \right] - \gamma V_{DC} \dots (7)$$

そして、ゲート電位変動の最大値*ΔV'GS2_peak*は式(8)で表される。



ここで、*T_f*は等価回路の共振周期であり、(9)式で表される。

$$T_f = 2\pi \sqrt{L_W C_o} \quad \dots \tag{9}$$

これらの結果から、(7)式のtに共振周期 T_f の1/2を乗算することで、 $\Delta V'_{GS2_peak}$ が求まることが分かる。次に、近似の影響を打ち消すため、無次元化した補正係数を導入する。すなわち、図4と図6における ΔV_{GS2} の最大値 ΔV_{GS2_peak} と $\Delta V'_{GS2_peak}$ の関係はkを補正係数とすれば、(10)式で表される。

 $\Delta V_{GS2_peak} = k \Delta V_{GS2_peak}$ (10)

図7に、補正係数kと係数 $l/a_f C_{GS} R_{G2}$ の関係を示す。なお、 a_f は回路の共振角周波数である。図7は、等価回路のパラ メータ(C'_{GD} , C_{DS} , C_{GS} , L_W , $R_{DS(ON)}$, V_{DC})を基準値から変化 させたときの、 $R_{G2}-k$ 特性を示している。図7は、図6に存 在する回路パラメータのどれを変化させても、基準値とほ ぼ同じ曲線を描くことを示していることが重要な点であ る。

以上の結果から,図6の回路パラメータにより*a*_fが決まり,設計したい*R*_{G2}を選択することで*k*が決定する。そして, *AV* GS2 *peak* を計算することで*AV* GS2 *peak* の設計が可能となる。

4. 実機試験

(10)式の妥当性を確認するため、 R_{G2} , C'_{GD} , L_W を変化さ せたときの V_{GS2_peak} を、実機試験により観測する。試験回路 は図1に示す通りであり、 R_{G2} , C'_{GD} , L_W の各パラメータを 試験回路に接続する。そして、(10)式から算出した ΔV_{GS2_peak} と実機試験結果から得られた ΔV_{GS2_peak} を比較する。

図 8(a),(b),(c)に R_{G2} , C'_{GD} , L_W の各パラメータを変化させ た場合の ΔV_{GS2_peak} を示す。図中,実線が(10)式より算出した 計算結果で,ポイントが実機試験結果である。図 8(a),(b),(c) では,実機試験結果と計算結果にズレが生じているが、傾 向はどれも概ね一致している。この結果から、実機試験結 果との多少のズレはあるが、傾向の一致は確認できるため、 (10)式を用いてパラメータ設計が可能であることを確認し た。なお、発生するズレの要因に関しては、次章にて解析 を行う。

ズレ要因の解析

〈5・1〉 シミュレーション回路の再構成

図 9 に(1)前章で用いたスイッチングデバイス (2sk3928-01,Fuji electric), (2)シミュレータのデバイスモデル が存在するデバイス(STW11NM80,STMicroelectronics)を用 いて,配線インダクタンス L_W を変化させた場合のゲート電 位変動特性を示す。図 9 から、 L_W に対する ΔV_{GS2_peak} 特性の 変化は、スイッチングデバイスに依存することが分かる。 つまり、前章で示した計算式では、各スイッチングデバイ スを用いた場合の ΔV_{GS2_peak} を求めることができないことが 図 9 から確認できる。したがって、前章の等価回路で考慮 していない特性を、シミュレーション回路にて模擬する必 要がある。



図 10 に,新たに構成したシミュレーション回路を示す。 この回路は,図 3 のシミュレーション回路に以下の特性を



図 9 スイッチングデバイスによる特性の不一致 Fig. 9. The difference in the characteristics by switching devices.

- 付加した回路である。
 - (1) ゲート駆動回路の配線インダクタンス L_{G1},L_{G2}
 - (2) スイッチングデバイスのリードインダクタンス L_l
 (3) スイッチングデバイスのリカバリ特性

特に、(3)スイッチングデバイスが有しているリカバリ特 性の模擬は、図3のシミュレーション回路では正確に模擬 できない。そのため、シミュレーション回路に実機試験で 発生するリカバリ特性を付加する必要がある。図10は、下 アーム還流ダイオードに並列にリカバリ電流を模擬した電 流源 *I_{Rec}*を接続した回路となる。*I_{Rec}*には、実機試験で測定 したドレイン電流 *I_D*のリカバリ部分を抽出した電流波形を 電流源として用いる。

〈5・2〉 シミュレーション結果と実機試験結果

図11に、各パラメータ可変時における*AVGS2_peak*のシミュ レーション結果と実機試験結果の比較を示す。ここで、実 線は実機試験結果で、点線は図10を用いたシミュレーショ ン結果、破線は、図3を用いたシミュレーション結果とで ある。図11から、図10を用いたシミュレーション結果と 実機試験結果のズレが最大2V程度で、結果が概ね一致して いることを確認した。そして、図3を用いたシミュレーシ ョン結果よりも精度が向上していることが確認できる。残 りのズレ要因としては、デバイスモデル特性と実機使用素 子特性の不一致や、配線インダクタンスを正確に模擬でき ないことの2つが支配的である。

以上の結果から,(1)~(3)の特性を付加していなかったこと がズレの原因であることが推測される。

6. 変動抑制に関する基礎検討

図 12 に、ゲートソース間の電位変動発生時のドレイン電 流波形を示す。図 12 から、電位変動は 2 つのタイミングで 発生していることが確認できる。それぞれ、(i)は、リカバリ 電流の dI_D/dt 特性による変動、(ii)は、ドレインソース間電 圧の dV_{DS}/dt 特性による変動であると推測できる。本章では (i)のリカバリ電流の dI_D/dt 特性による電位変動について議 論する。 dI_D/dt は、ゲート抵抗 R_{GI} と FET ゲートソース間寄 生容量 C_{GSI} で変化する。ここで、この 2 つのパラメータを 掛け合わせた時定数 τ を定義し、 τ を一定としたときの R_{GI} 、 C_{GSI} の比率による $\Delta V_{GS2 peak}$ の変化に関して検討する。



図 13 に実験結果を示す。本論文では τ を約 20ns 一定値, OA からリカバリ電流最大値までの電流変化率 dI_{D_peak}/dt を 700A/ μ s 一定値として実験を行い, R_{GI} が 12 Ω , C_{GSI} が 1650pF を基準として, R_{GI} , C_{GSI} の比率を変化させた。図 13 から, R_{GI} を小さし, C_{GSI} を大きくするほど, ΔV_{GS2_peak} は小さくな ることが確認できる。

図 14 に、ゲートソース間の電位変動発生時のドレイン電 流波形を示す。(a)は、 R_{GI} が 12 Ω 、 C_{GSI} が 1600pF の場合、 (b)は、 R_{GI} が 1.1 Ω 、 C_{GSI} が 16900pF の場合を示している。 図 13 の結果は、リカバリ電流最大値までの dI_{D_peak}/dt を一 定として測定を行っている。しかしながら、図 14(a),(b)のド レイン電流の変化率は常に変化しているため、電位変動値 を決定する電流変化率 dI_{D_osc}/dt を求める必要がある。本論 文では、0A から約 10A までの期間が電位変動を決定する dI_{D_osc}/dt ど仮定する。図 14 から、(a)の dI_{D_osc}/dt が 740.7A/µs, (b)の dI_{D_osc}/dt が 253.2A/µs となることが分かり、両者の dI_{D_osc}/dt が大きく値が異なるため、電位変動値に差が出たも のと考えられる。

以上の結果より、図 12(i)の変動抑制のためには、リカバ リ電流最大値までの dI_{D_peak}/dt を小さくするのではなく、電 位変動値に寄与する期間の dI_{D_osc}/dt を小さくすることが重 要となることを確認した。

7. まとめ

本論文では、高周波パワーデバイスを用いた電力変換回路のゲート電位変動の解析を目的とし、回路パラメータが 電位変動に与える影響を考察した。解析結果から、*AVGS2_peak* を容易に求める計算式を導出し、実機試験により計算式の 妥当性を確認した。また、結果に発生するズレを、シミュ レーションにより確認し、シミュレーションから求めた *AVGS2_peak* と実機試験により求めた*AVGS2_peak*のズレを、最大 2V 程度に改善した。今後は、改善したシミュレーション回 路における計算式の導出、*AVGS_peak* を抑制可能な回路構成の 検討を行う予定である。

献

文

 M. Kamaga, K. Sung and H. Ohashi: "A Study on Switching Frequency Limitation in Combination of Si-IGBT and SiC-SBD", IEEJ Trans., Vol.128-D, No.5, pp.569-576 (2008)
 釜我昌武・Sung Kyungmin・大橋弘通:「変換器高周波化のための

Si-IGBT と SiC-SBD の検討」, 電学論 D, Vol.128, No.5, pp.569-576 (2008)

- (2) H. Sheng, Y. Pei and W. Fred: Impact of Resonant Tank Structures on Transformer Size for a High Power Density Isolated Resonant Converter", Power Electronics Specialists Conference, 2008, Vol.7, pp.2975-2981 (2008)
- (3) 荒井 和雄・吉田 貞史 共編: "SiC 素子の基礎と応用",オーム社 (2003)
- (4) J. Wang, X. Zhou, J. Li, T. Zhao, A. Q. Huang, R. Callanan, F. Husna and A. Agarwal: "10-kV SiC MOSFET-Based Boost Converter", IEEE Trans. on Industry Applications, Vol.45, No.6, pp.2056-2063 (2009)
- (5) T. Noguchi, S. Yajima and H. Komatsu: "Development of Gate Drive Circuit for Next-Generation Ultra High-Speed Switching Devices", IEEJ Trans., Vol.129-D, No.1, pp.46-52 (2009)

野口 季彦・矢島 哲志・小松 宏禎:「次世代超高速スイッチング素



 (6) 渡邊 健太・折川 幸司・伊東 淳一:「高速スイッチング素子の実装 法に関する一考察」, 平成 21 年度電気関係学会北陸支部連合大会, A-72 (2009)