# ワイドバンドギャップデバイスを用いた モータドライブ用 PWM インバータの基礎検討

荒木 隆宏\* 伊東 淳一 (長岡技術科学大学)

Basic Investigation of a PWM Inverter for Motor Drive using Wide Band-gap Devices Takahiro Araki<sup>\*</sup>, Jun-ichi Itoh (Nagaoka University of Technology)

This paper investigates a PWM inverter for an adjustable speed drive using wide band-gap devices. First, the relationship between the switching frequency of the inverter and the volume of an EMC filter is clarified by simulation, besides the relationship between the switching frequency and the volume of a cooling system. As a result, the volume of the inverter that contains an EMC filter and a cooling system will be reduced by 77% at the switching frequency of 300kHz. In addition, the output voltage error with a developed prototype of half-bridge inverter using GaN-FET is confirmed. The GaN-FET inverter reduces the output voltage error by 70% compared with that of the Si-IGBT inverter.

キーワード: ワイドバンドギャップデバイス, PWM インバータ, 高周波スイッチング, EMC フィルタ, 出力電圧誤差 (Keyword: Wide Band-gap Devices, PWM inverter, High-frequency switching, EMC filter, Output voltage error)

### 1. はじめに

近年,電気自動車や産業用モータなどのモータ駆動シス テムに使用される PWM インバータは小形化が求められて いる。インバータにはノイズを抑制するための EMC フィル タが接続される。しかし、この EMC フィルタは大形なため、 モータ駆動システム全体の小形化には EMC フィルタの体積 を含めた検討が必要である。

EMC フィルタの体積はノイズの減衰量によって決定され る。一方, PWM インバータで発生するノイズはスイッチン グ周波数により変化する。従ってスイッチングの高周波化 により雑音端子電圧を変化させることで EMC フィルタの小 形化が可能である。しかし、スイッチングの高周波化には 二つの問題が存在する。一つ目はスイッチング損失の増加 である。インバータの損失が増加すると放熱量が増加し, ヒートシンクやファンなどの冷却装置が大形化する。その ためスイッチングの高周波化によって EMC フィルタの小形 化を行う場合、冷却装置の体積も合わせて検討する必要が ある。二つ目はスイッチング素子のスイッチング速度であ る。スイッチング速度を保ったまま高周波化した場合,1キ ャリア中にデッドタイムの占める割合が増加する。PWM イ ンバータのデッドタイムやスイッチング素子のオン電圧降 下は出力電圧に誤差を発生させる。この出力電圧誤差によ ってセンサレスベクトル制御では磁束や速度の推定精度が 低下し、V/f 制御などのオープンループ制御では回転ムラや トルクリプルが発生する。これらモータ駆動システムの制 御性能劣化を抑制するには高速スイッチング素子によるデ

ッドタイムの短縮が必要である。

従って、本インバータにはオン電圧降下が小さく、高速 スイッチング可能なスイッチング素子が求められるが、現 在使用されている Si-IGBT や Si-MOSFET はシリコン(Si)の 物性値に由来する性能限界に達しつつあるため、性能の大 幅な向上は困難であると考えられている<sup>(1)</sup>。

一方,近年ではシリコンカーバイド(SiC)やガリウムナイ トライド(GaN)などの次世代ワイドバンドギャップ半導体 を用いたスイッチング素子が盛んに研究されている<sup>(2)-(4)</sup>。こ れらは従来のSiデバイスと比較し,低損失,高速スイッチ ング,高耐圧などの優れた動作特性が確認されており,注 目されている。次世代ワイドバンドギャップ半導体の優位 性は主に,効率や高温動作について多く報告されているが, モータ駆動システムにおいて,小形化や駆動特性から論じ られた論文は著者らの知る限りない。

本論文ではワイドバンドギャップデバイスを用いたモー タドライブ用 PWM インバータについて、スイッチング周波 数と EMC フィルタ用リアクトル体積、及び冷却装置体積の 関係をシミュレーションにより検討した。その結果、スイ ッチング周波数を 300kHz に設定することで PWM インバー タ体積が 77%低減される見込みを得た。また、GaN-FET を 用いてスイッチング周波数 100kHz で動作するハーフブリッ ジインバータを試作し、従来の Si-IGBT を用いたインバー タに比べて出力電圧誤差が 70%低減されることを確認した ので報告する。

2. インバータ体積の理論的検討

## 〈2・1〉 スイッチング素子の損失

図1に本論文で検討を行うモータドライブ用 PWM インバ ータの回路図を示す。本回路において1 素子あたりに発生 するスイッチング損失 *P<sub>SW</sub>*は(1)式で求められる<sup>(5)</sup>。

ここで、*V<sub>DC</sub>*:直流電圧、*I<sub>m</sub>*:出力電流最大値、*e<sub>on</sub>*:スイッチ ング1回のターンオン損失、*e<sub>off</sub>*:スイッチング1回のターン オフ損失、*V<sub>DCd</sub>*及び*I<sub>md</sub>*:データシート上のスイッチング時間 測定条件の電圧、電流、*f<sub>sw</sub>*:スイッチング周波数である。

(1)式よりスイッチング損失はスイッチング周波数に比例して増加する。

次にスイッチング素子で発生する導通損失を計算する。 導通損失はスイッチング素子のオン抵抗によって発生し, (2)式により FET 側の導通損失が求められる。

一方,還流ダイオード(FWD)側の導通損失は(3)式を用い て計算できる。

$$P_{FWD} = \left(\frac{v_{ON}}{2\pi} + \frac{I_m R_{ON}}{8}\right) I_m - \left(\frac{a R_{ON} I_m}{3\pi} + \frac{a v_{ON}}{8}\right) I_m \cos \phi \quad (3)$$

ここで *a*:変調率, *R*<sub>0</sub>/s;FET のオン抵抗, cos¢負荷力率, *v*<sub>0</sub>/s;FWD のオン電圧である。

スイッチング素子で発生する損失はスイッチング損失と 導通損失の合計であり,(4)式により求められる。

#### 〈2·2〉 冷却体体積

PWM インバータに使用されるスイッチング素子はスイ ッチング損失や導通損失により発熱する。著しいチップ温 度の上昇はスイッチング素子の破壊を招くため,発熱量に 応じてヒートシンクやファンなどの冷却装置が必要とな る。冷却体の冷却能力の評価には熱抵抗が用いられるが, 体積が大きい冷却体ほど熱抵抗は小さくなるので,熱抵抗 だけでは冷却能力を評価できない。そこで,冷却性能の指 標として,熱抵抗と体積の積の逆数である CSPI(Cooling System Performance Index)[W/(K・m<sup>3</sup>)]を導入する。CSPIは冷 却装置が有する単位体積あたりの冷却能力を示しており, 値が大きいほど冷却能力が高いことを意味する。よって, CSPI が高い冷却体を用いれば装置は小形化される。CSPI は 体積と熱抵抗の積の逆数であることから,熱抵抗,温度上 昇と電力損失の関係を使って,冷却体の体積 volcooting は(5) 式で導ける<sup>(6)</sup>。

ここで、 $R_{th}$ :冷却装置の熱抵抗、 $T_j$ :スイッチング素子のジャンクション温度、 $T_a$ :冷却装置の周囲温度、 $P_{loss}$ :スイッチング素子の損失である。

#### <2·3> EMC フィルタ体積

図2にEMCフィルタの回路図を示す。回路体積を比較検 討するため、市販品にも用いられている一段のLCフィルタ を構成した。本論文では素子パラメータの変化に対して体 積の増減が大きいリアクトルに着目して検討を行う。リア クトルのコアの選定方法はいくつかの方法があるが、ここ では Area Product<sup>(7)</sup>の考え方(コアの窓面積と断面積の積に よりコアを選定する)に基づき、リアクトルを設計する。こ のとき、リアクトルの体積 vol<sub>L</sub>は(6)式により求められる。

$$vol_{L} = K_{v} \left(\frac{2W}{K_{u}B_{m}J}\right)^{\frac{3}{4}}$$
(6)

ここで、 $K_{v}$ :コア形状定数、W:リアクトルの最大蓄積エネル ギー、 $K_{u}$ :窓の占積率、 $B_{m}$ :コアの最大磁束密度、J:巻線の電 流密度である。

すなわち, Area Product により設計すると, リアクトルの 体積はインダクタンスに蓄積される最大エネルギーの 3/4 乗に比例する。

## 3. EMC フィルタの設計

図3に雑音端子電圧の測定回路図を示す。EMC フィルタ はインバータの入力にのみ接続し、出力側には使用しない。 表1に設計で使用するパラメータを示す。また、図4に EMC フィルタ設計のフローチャートを示す。

#### 〈3・1〉 ディファレンシャルモード用リアクトル

ディファレンシャルモード用リアクトルは PWM 整流器 の入力電流リプルを平滑するために使用される。そのため, ディファレンシャルモード用リアクトル L<sub>D</sub>は許容される入



Fig.2. Circuit diagram of an EMC filter.

力電流リプルを用いて(7)式により求められる。

$$L_D = \frac{V_{DC}}{2f_{SW}I_{ripple}}$$
(7)

ここで, *I<sub>ripple</sub>*:1キャリア中のリプル電流最大値である。 〈3・2〉 ディファレンシャルモード用コンデンサ

図2において線間に接続されるXコンデンサC<sub>x</sub>は電圧の 急峻な変動を抑制するが,軽負荷時には力率の悪化を招く。 そのため,ディファレンシャルモード用コンデンサは軽負 荷時に許容される最大電流進み角を用いて(8)式で計算され る。

ここで, k:負荷率(出力電力/定格電力), I<sub>in</sub>:入力電流, ¢最 大電流進み角, ω:入力角周波数, V<sub>in</sub>:入力電圧である。

〈3·3〉 コモンモード用コンデンサ

図 2 において各相とフレームグランド(FG)間に接続する Y コンデンサ  $C_Y$ はコモンモードノイズ電流を FG ヘバイパ スさせる。Y コンデンサの容量が大きいほどリアクトルが 小形化できるが、Y コンデンサには入力電源周波数に応じ た漏れ電流が流れる。この漏れ電流により漏電遮断機が動 作しないよう、許容される漏れ電流値を基準とし、(9)式を 用いて設計する。

 $C_{\gamma} = \frac{\sqrt{3}I_{leak}}{\omega V_{in}}$ (9)

ここで Ileak:漏れ電流であり、ここでは 100mA とする。

#### 〈3・4〉 コモンモード用リアクトル

EMC フィルタを構成する他素子のパラメータは(7)-(9)式 に基づき決定する。そのためインバータから放出される雑 音端子電圧を CISPR の規制値まで抑制するためには、コモ ンモード用リアクトル *L<sub>c</sub>*の値によって EMC フィルタの減 衰率を調節する必要がある。コモンモード用リアクトルの 設計にあたっては、まず *L<sub>c</sub>*=0の条件でシミュレーションし、 雑音端子電圧の大きさと周波数成分を観測する。一般的に フィルタは周波数が高いほど減衰率が高くなるので、規格 を端的に飛び出している低い周波数*ω<sub>c</sub>* にて減衰率を求め る。この減衰率 *Att* はある周波数においてフィルタなしのと きのゲインを *G*<sub>0</sub>[dBµV]、規格の上限値を *G*<sub>f</sub>[dBµV]とすれば (10)式により求められる。

 $Att = G_0 - G_f$  (10)

また,(9)式によって既に Y コンデンサの容量が決定して いるため,コモンモード用リアクトルは(9),(10)式の結果を (11)式に代入することで計算できる。

$$L_{c} = \frac{1}{\omega_{c}^{2} C_{y} Att}$$
(11)

上記の設計値を用いて雑音端子電圧が規制値以下に収ま



Fig.3. Noise measurement system for the inverter.

Table1. Conditions for EMC simulation.

Input voltage $V_{in}$	200V
Input current <i>I</i> <sub>in</sub>	12.5A
Output voltage V <sub>out</sub>	200V
Output current I <sub>out</sub>	12.5A
DC voltage $V_{dc}$	280V
CSPI	5
Turn on time $\Delta t_{on}$	50ns
Turn off time $\Delta t_{off}$	50ns
Ambient temperature $T_a$	20°C
Junction temperature $T_j$	100°C
Ripple current <i>I</i> <sub>ripple</sub>	0.5A
Load factor k	0.2
Lead angle $\phi$	5π/180rad
Input frequency $f_{in}$	50Hz
Output frequency $f_{out}$	50Hz
On-resistance <i>R</i> <sub>ON</sub>	50mΩ
Power factor $\cos\phi$	0.85
Forward voltage $V_F$	1.6V
Leakage current <i>I</i> <sub>leak</sub>	100mA
Input	(Start)
$V_{DC}, f_{SW}, I_{ripple} \longrightarrow L_D$ Calculation	



Fig.4. Design procedure of EMC filters.





らなかった場合は、コモンモード用リアクトルを調節し、

達成するまでシミュレーションを繰り返す。上記の手順に よりコモンモード用リアクトルを雑音端子電圧が CISPR の 規制値以下となる最小値に設計する。

## 〈3·5〉 寄生容量のモデル化

ディファレンシャルモードノイズとコモンモードノイズ は浮遊容量によって発生するため、シミュレーション時に はモデル化して再現する必要がある。本論文ではスイッチ ング素子と大地間、配線と大地間の浮遊容量を考慮する<sup>(8)</sup>。

図5にスイッチング周波数を150kHzに設定した際の雑音 端子電圧スペクトルを示す。本シミュレーション条件にお ける雑音端子電圧はスイッチング周波数とその整数倍成分 が支配的である。測定にはモデル化した LISN で観測された 雑音端子電圧にスペクトルアナライザの設定と同様のデー タ処理を行う<sup>(9)</sup>。

# 4. インバータ体積の検討結果

# 〈4・1〉 リアクトル体積

図6にスイッチング周波数とディファレンシャルモード 用リアクトルの体積の関係を示す。縦軸のインダクタンス 及びリアクトル体積はスイッチング周波数が10kHzの際に 用いたそれぞれの値を1p.u.とする。まず、左軸に示すディ ファレンシャルモード用インダクタンスはスイッチング周 波数の増加に反比例して減少する。これは(7)式からも明ら かであり、スイッチング周波数の増加によりスイッチング の周期が短くなることで電流リプルが小さくなるためであ る。(8)式よりリアクトル体積はインダクタンスの3/4 乗に比 例するため、右軸に示すリアクトル体積もスイッチングの 高周波化に伴い減少する。

図7にスイッチング周波数とコモンモードリアクトルの 関係を示す。図6同様,縦軸はスイッチング周波数が10kHz の際に用いたそれぞれの値を1p.u.とする。コモンモード用 インダクタンスはスイッチングの高周波化に対し、150kHz 以下では増加し、150kHz以上では減少する。スイッチング 周波数が150kHz以下の場合、EMCフィルタで抑制しなけ ればならない雑音端子電圧はスイッチング周波数の高次成 分となるため、スイッチングの高周波化に伴い増加する。 コモンモード用リアクトルは雑音端子電圧に基づいて設計 するため、雑音端子電圧の増加はインダクタンスの増加を 招く。対してスイッチング周波数が150kHz以下の場合、 EMCフィルタで抑制しなければならない雑音端子電圧はス イッチング周波数の基本波成分である。従ってスイッチン グの高周波化によりインダクタンスの低減が可能である。

図8にスイッチング周波数に対するリアクトル合計体積 の関係を示す。リアクトルの合計体積はスイッチングの高 周波化に伴い大きく減少する。そのためスイッチング周波 数を300kHz以上に設定することで、リアクトルの合計体積 を1/10以下に低減することができる。これはディファレン シャルモード用リアクトルがコモンモード用リアクトルと 比較して大形であり、リアクトル合計体積の大部分を占め るためである。



#### 〈4·2〉 冷却装置体積

図9にスイッチング周波数と損失の関係を示す。なお, それぞれスイッチング周波数が10kHzの際に発生する損失 を1p.u.にする。スイッチング周波数が10kHzの際は導通損 失がスイッチング損失の13倍と非常に大きいが,スイッチ ング損失はスイッチング周波数に比例して増加する。従っ てスイッチング周波数が130kHz以下の領域では導通損失が 支配的であり,130kHz以上ではスイッチング損失が支配的 になる。

図10にスイッチング周波数と冷却装置体積の関係を示す。 なお,縦軸はスイッチング周波数が10kHzの際に使用され る冷却装置体積を1p.u.とする。(2)式より冷却装置体積はス イッチング周波数に比例して増加するため,スイッチング 損失の増加は冷却装置体積に大きく影響する。

# 〈4・3〉 インバータ全体体積の評価

図 11 にスイッチング周波数とインバータ全体体積 vol<sub>inverter</sub>の関係を示す。インバータ全体体積は冷却装置体積 と EMC フィルタ体積の合計であり,(12)式により求められ る。

また,インバータ全体体積を最小とするスイッチング周 波数は(12)式を微分して右辺を0とおいた(13)式を解くこと で求められる。

$$\frac{(vol_{inverter})}{dt} = \frac{d(vol_{cooling}(f_{SW}))}{dt} + \frac{d(vol_{L}(f_{SW}))}{dt} = 0 \dots (13)$$

図11よりスイッチングの高周波化によりディファレンシャルモード用リアクトル体積が大きく減少するため、インバータも小形化される。一方、スイッチング周波数が300kHzを超えるとスイッチング損失の増加に伴い冷却装置が大形化するため、インバータ全体体積は増加する。また、スイッチング周波数が150kHz付近の際はコモンモード用リアクトル体積が大形化するため、インバータ体積も一旦増加する。その結果、インバータ全体体積はスイッチング周波数が300kHzの際に最小となった。このときのインバータ全体体積は1.736×10<sup>-3</sup>m<sup>3</sup>であり、パワー密度は2130W/litreとなる。このパワー密度はスイッチング周波数が10kHzの際と比較して4.4倍に向上している。

## 5. GaN-FET を用いた PWM インバータの試作

#### 〈5・1〉 インバータの出力電圧誤差

理想インバータは指令通りの電圧を出力するが,実際に はインバータのデッドタイムとスイッチング素子のオン電 圧降下により出力電圧誤差が発生する。

図12にハーフブリッジインバータ回路図と1キャリア中の出力電圧波形を示す。デッドタイムはターンオン信号の立ち上がり時に遅延時間を挿入する方法で印加し、上下アームの短絡を防止する。このデッドタイム期間中に発生する誤差電圧は出力電流極性に依存し、図12では出力電流極性が正のため、出力電流は下アームの還流ダイオードを導通し、V<sub>DC</sub>/2が出力される。(14)式にデッドタイムに起因して発生する出力電圧誤差ΔV<sub>D</sub>を示す<sup>(10)</sup>。

$$\Delta V_D = \begin{cases} f_{SW} V_{DC} T_D & (i_O > 0) \\ 0 & (i_O = 0) \\ - f_{SW} V_{DC} T_D & (i_O < 0) \end{cases}$$
(14)

ここで、V<sub>DC</sub>:直流電圧、T<sub>D</sub>:デッドタイムである。

(14)式よりデッドタイム誤差は出力電流に依存せず,直流 電圧,デッドタイム,スイッチング周波数によって決定す る。そのため,高速スイッチングによりデッドタイムの短 縮が可能なワイドバンドギャップデバイスではデッドタイ ム誤差の低減が期待できる。

また,各素子に電流が導通する際,オン電圧やオン抵抗 により電圧降下が発生し,これに起因する出力電圧誤差*ΔV<sub>C</sub>* は(15)式により求められる。

出力電圧はオープンループで制御し,デッドタイム誤差 補償は行わない。このとき,上記の条件におけるインバー



Fig.12. Output voltage error of the half bridge inverter depends on on-state voltage and dead-time error voltage.

タ出力電圧実効値 Voは(16)式となる。

ここで, v<sub>ref</sub>:出力電圧指令瞬時値である。

インバータの出力電圧実効値は(16)式を用いて数値解析 的に計算した。

## 〈5·2〉 PWM インバータの試作と動作試験

ワイドバンドギャップデバイスを使用したモータドライ ブ用 PWM インバータの製作に向け、スイッチング周波数 **100kHz**のハーフブリッジインバータを GaN-FET で試作し, 出力電圧 35V,出力電流 5A での動作試験を行った。表 2 に 試験条件を記載する。

図13に試作したインバータの出力電流波形を示す。観測 された出力電流には大きなリプル電流が含まれている。こ れは出力電圧誤差の計算において力率を1と仮定するため に負荷のインダクタンスを小さくしたことが原因である。

図 14 に出力電流の FFT 解析結果を示す。電流リプルの影響により 40 次までの THD は 2.60%である。

〈5·3〉 出力電圧誤差の測定

図 15 に GaN-FET インバータと Si-IGBT インバータの出 力電圧特性を示す。図中の直線は理想インバータの特性を 示し、この直線に近いほど出力電圧誤差が小さい。結果よ り、GaN-FET インバータの出力電圧誤差は0.89Vで、Si-IGBT インバータの 2.98V と比較しておよそ 70%改善されている。 つまり低電圧出力時の出力電圧誤差を大幅に低減できる。

なお、出力電圧誤差の測定結果と計算結果には 0.5V 程度 の差が発生している。(16)式を用いて出力電圧誤差を求める 際は力率を1と仮定しているが、実験においては出力電流 平滑用のリアクトルにより力率が低下する。そのため出力 電流位相が遅れてデッドタイム誤差の極性が反転し、計算 結果との間に差が生じる。

## 6. まとめ

本論文ではワイドバンドギャップデバイスを用いたモー タ駆動用 PWM インバータのスイッチング周波数と EMC フ ィルタ体積,及びインバータ全体体積の関係をシミュレー ションによって明らかにした。その結果,スイッチング周 波数を10kHzから300kHzに変更することでインバータ全体 体積が77%低減される見込みを得た。これはスイッチング 損失の増加による冷却装置体積の増加より EMC フィルタリ アクトル体積の小形化が有効なためである。

また,試作した GaN-FET インバータの出力電圧誤差を従 来の Si-IGBT を用いたインバータより出力電圧誤差が 70% 低減されることを確認した。

献

文

- (1) 荒井和雄,吉田貞史,共編:「SiC素子の基礎と応用」,オーム社(2003)
- (2) 寺園 勝志,相馬 朗・樋口 雅人,井手 耕三:「SiC トレンチ MOSFET を用いた三相 200V 45kW 高パワー密度 AC-AC コンバータ」,平成 24 年電気学会全国大会, Vol.4, pp.39-40 (2012)
- (3) 中林 幸久, 藤崎 誠司, 寺園 勝志, 原 秀則, 井手 幸三:「高パワ 一密度 AC-AC コンバータの開発」, 平成 24 年度電気学会産業応用部 門大会, Vol.1, 1-01-2 (2012)
- (4) 酒井 雅弘,滝口 昌司,小山 考,小太刀 圭一,小倉 和也:「SiC15kVA インバータの特性評価」,平成 24 年度電気学会産業応用部門大会, Vol.1, 1-01-4 (2012)
- (5) Yugo kashihara, Jun-ichi Itoh, "The performance of the multilevel converter topologies for PV inverter", International Conference on Integrated Power Electronics Systems (CIPS) 2012, Nuremberg, Germany (2012)
- (6) Uwe DROFENIK, Gerold LAIMER, Johann W. KOLAR: "Theoretical Converter Power Density Limits for Forced Convection Cooling", Proceedings of the International PCIM Europe Conference, pp.608-619 (2005)
- (7) Wm T Mclyman: "Transformer and inductor design handbook", Marcel

Table2. Conditions of output voltage error measurement test.



Fig.15. Relation between output voltage command and output voltage of half bridge inverter.

Dekker Inc.(2004)

- (8) M. Hartman, H. Ertl, J. W. Kolar: "EMI filter design for high switching frequency three-phase/level PWM rectifier systems" Applied Power Electronics Conference and Exposition 2010, pp.986-993(2010)
- (9) M. L. Heldwein, T. Nussbaumer, J.W.Kolar: "Differential Mode EMC Input Filter Design for Three-Phase AC-DC-AC Sparse Matrix PWM Converters" Power Electronics Specialists Conference, pp.284-291(2004)
- (10) 杉本 英彦,小山 正人,玉井 伸三:「AC サーボシステムの理論と 設計の実際 - 基礎からソフトウェアサーボまで - 」,総合電子出版社