論 文

# 線形動作する電流バイパス回路を多段直列接続した 高力率 LED 駆動回路

学生員 野下 裕市\* 正員 伊東 淳一\*a)

Linear PFC regulator for LED lighting with the multi-level current bypass circuit.

Yuichi Noge\*, Student Member, Jun-ichi Itoh\*a), Member

(20XX 年●月●日受付, 20XX 年●月●日再受付)

This paper proposes a linear PFC regulator for LED lighting applications. The proposed circuit is small in size because the circuit structure consists of only semiconductors, IC's and small resistors without any reactors and electrolytic capacitors. The current bypass circuit which is connected in parallel to the LED string consists of one MOSFET, two zener diodes and one resistor. The MOSFET is operated in an active state by a self-bias circuit. Thus, an external controller and high voltage gate drivers are not required. The proposed circuit is experimentally validated by using 7.8 W 5-strings and 15 W 10-strings prototypes. From the experimental results of the 10-strings type, the THD of the input current is 5.1% and the power factor is 0.999. In addition, the power loss is analyzed at the efficiency of 91.6% for the prototype circuit.

キーワード:LED 照明,力率改善,線形回路,雑音端子電圧

Keywords : LED lighting, Power factor correction, Linear circuit, Conducted emission.

## 1. はじめに

近年,青色発光ダイオード(以下 LED)と蛍光体を用い た白色光源の効率向上と低価格化、および長寿命特性によ り、従来の蛍光灯照明器具からの置き換えが進んでいる <sup>(1)-(3)</sup>。LED を駆動する際には、順方向電流を一定値以下に 制御する必要がある。そのため、交流電源を用いる LED 照 明器具では、電流制御用の DC-DC コンバータと整流器を組 み合わせた回路が多く用いられている。また照明器具は同 時に多くの台数が使用されるため、整流器は入力電流高調 波が低減できる力率改善(Power Factor Correction,以下 PFC)機能を有する方が望ましい。しかし、高周波スイッチ ングを用いた電力変換器には、エネルギー蓄積要素として コンデンサとリアクトルが必要であり,回路体積の大型化 の一因となっている。LED 駆動電源も同様で、特に DC-DC コンバータ用リアクトルの占める体積が大きい。また整流 器とDC-DCコンバータ間の直流部に付加される電解コンデ ンサの寿命は LED よりも短いため、器具の寿命を制限する

ー因となる。これらの問題を解決するため,電解コンデン サを使用せず,小容量のリアクトルで PFC 動作を行う電流 不連続モード1石コンバータ回路が提案されている<sup>(4)(5)</sup>。し かし,電流不連続動作によりリアクトル電流が増加し,リ アクトルとスイッチング素子の導通損失が増加する問題が ある。

また,高周波スイッチングを用いると伝導ノイズが発生 するため,EMIフィルタが必要となる。これに対して,伝 導ノイズをほとんど生じさせない電力変換手法として,ダ イオードクランプ型線形増幅回路が提案されている<sup>(0)</sup>。線形 増幅回路は,線形動作による低い dv/drによりノイズを低減 できること,回路の多段化により変換効率を大幅に改善で きること,PWM 波形を平滑するエネルギー蓄積要素が不要 となる等の利点を有する。しかし,多数の直流電源とゲー ト駆動回路が必要となり,実用上の課題が残る。

一方, LED 駆動回路において,同様に高周波スイッチン グを使用せずに力率改善動作を実現する回路方式として, LED の非線形な V-I 特性を抵抗負荷に近づける方式がいく つか提案されている<sup>(7)-(11)</sup>。文献(7)では,ダイオード整流器 の後段に接続した LED 列に電流バイパス回路と可変電流源 を設け,直列数および電流値を電源電圧に比例して増減さ せることで抵抗負荷を模擬し,力率を改善する方式が提案 されている。しかし,電流バイパス回路を駆動するオペア

a) Correspondence to: Jun-ichi Itoh. E-mail: itoh@vos.nagaokaut.ac.jp \*長岡技術科学大学

<sup>〒940-2188</sup> 新潟県長岡市上富岡町 1603-1 Nagaoka University of Technology 1603-1, Kamitomioka-machi, Nagaoka 940-2188, Japan 0258-47-9563

<sup>© 200</sup> The Institute of Electrical Engineers of Japan.

	Proposed circuit (5 and 10 strings)	Step-down chopper <sup>(4)</sup>	Single switch converter <sup>(4)</sup>	Sequential linear <sup>(9)(10)</sup>
Input current	Sinusoidal	Low power factor	Sinusoidal	Sinusoidal
Lighting flicker	Large	Small	Large	Large
Element deciding life time limit	LED	Electrolytic capacitor	LED	LED
Efficiency [%]	88.3, 91.6	>80	85	85
Reactor volume	-	Large	Small	-
Capacitor volume	-	Large	Small	-
EMI filter	-	Required	Required	-
Input power factor	0.995, 0.999	0.7~0.8	0.98	>0.95

Table 1. Comparison of LED driver circuits.

ンプの耐圧が高く、駆動回路の消費電力が大きい問題があ る。そこで、同様の動作をディジタル制御系で構成したり<sup>(8)</sup>、 各バイパス段に個別の電流源を設けたりする方式がある <sup>(9)(10)</sup>。しかしこれらの方法は、多数のゲート駆動回路による コストの上昇や、バイパス回路に使用する MOSFET の耐圧 が高いためにオン抵抗値が大きく、導通損失が大きい問題 がある。そこで文献(11)では、電流値が等しく、入力電圧に 対して通流開始電圧  $V_{th}$ の異なる LED 列を、並列に複数設 ける方式が提案されている。この回路は、電源電圧に応じ て通流する LED 列の並列数を可変させる点が他と異なり、  $V_{th}$ を決定する電流バイパス回路が 1 段の定電流ダイオード (Current Regulative Diode,以下 CRD) で構成されるため、 前述の制御回路複雑化の問題が回避できる。しかし、CRD は自己消弧能力がなく、 $V_{th}$ を超えた後も電流が流れ続ける ため、損失が大きくなる問題がある。

本論文では、線形動作する電流バイパス回路を多段直列 接続することで高効率を実現できる、高力率 LED 駆動回路 を提案する。電流バイパス回路に使用する MOSFET のゲー ト駆動には、抵抗とツェナーダイオードによる簡単な構成 のバイアス回路を用いるため、外付けの制御器や各スイッ チ個別のゲート駆動回路は不要となる。また、電流バイパ ス回路の MOSFET に高い電圧が加わった状態で線形動作さ せると、スイッチング動作に比べて効率の点で不利となる が、多段直列接続により電圧を下げることで、全体の損失 を低減する。

本論文の構成は、次のようになっている。はじめに提案 回路の動作原理と回路構成を述べる。次に100 V 入力,7.8 W,5 列構成の動作波形と、回路パラメータを用いた損失計 算法を示し、効率を評価する。さらに7.8 W,5 列構成と、 15 W,10 列構成を試作し、各部の動作波形を示す。また試 作機の体積とノイズを評価し、提案回路の有効性を確認す る。

### 2. 提案回路

〈2・1〉 回路構成の概要 図 1 に入力電流を正弦波化 し、電流バイパス回路の損失を低減する原理図を示す。LED 列の電流を一定に制御するため、各列に定電流源を接続す る。そして LED 列に対して並列に、複数の電流バイパス回





路を接続する。1 列目を例に挙げると、電流バイパス回路は 入力電圧が最低の状態ではすべて導通しており、入力電圧 の上昇にしたがって  $S_1$ から順にスイッチオフし、動作点を 切り替える。これにより電流源の損失を低く保ちながら、 LED 列を可変電圧・定電流駆動する。さらに、入力電圧と 通流する LED 列の並列数を比例して変化させることで、入 力電流を正弦波化する。

表1に提案回路と従来回路の比較を示す。提案回路と文 献(9)(10)の Sequential linear 方式は受動部品を使用せず,線 形動作により EMI フィルタが不要となることで,回路体積 の小型化に有利である。また電力変換効率は従来回路と同 等以上で,入力力率はほぼ1となる。一方でこれらの方式 は各 LED 列の通流時間が異なり,各列同一の LED 素子を使 用した場合,各素子の消費電力がばらつき,素子の利用率 が低下する実用上の課題がある。これは通流時間に応じて 定格電力の異なる素子を用いる,または素子の並列数を可 変する設計で対策できる。

〈2・2〉 多段化による入力電流の正弦波化 図 2 に入 力電流波形を正弦波化する原理を示す。電流値が同一で, 通流開始電圧 V<sub>th</sub>が一定間隔で異なる LED 列を並列接続す ると,入力電圧に比例した階段状の電流が流れる。LED 列 を増加させてしきい値の間隔を狭めることで,電流波形が 正弦波に近づき,抵抗負荷に近い高力率動作となる。



Fig. 2. Input current and string current waveforms.





Fig. 4. Circuit diagram of the first string in the case of 5 strings. (PMOS)

〈2・3〉 電流バイパス回路による電流源の損失低減 汊 3に LED を定電流駆動する際の、電流源の損失が発生する 領域を示す。これは図1の各LED列に対応している。図3(a) に動作点が1点のみの場合を示す。LEDの V-I 特性は指数 関数的に変化し、入力電圧が動作点を超えると定電流制御 が可能となる。ここで、網掛け部分の面積が電流源の損失 を表しており、損失を低減するには動作点を入力電圧の頂 点付近に設定すればよい。しかし,提案回路は図 2 に示す ように幅広い通流期間が必要であり、通流期間の長い LED 列は効率が低下する問題がある。図3(b)に、電流バイパス回 路により基準電位を切り替える場合を示す。入力電圧が動 作点1を超えると、定電流回路の損失が増加し始める。し かし動作点2を超えた時点で電流バイパス回路を切り替え、 損失計算の基準電位を動作点2に移動すると,1段目の損失 は理想的には一度ゼロとなり、2段目の損失のみとなる。2 段目の損失も電圧上昇とともに再び増加するが、次のしき い値を超えた時点で2段目をバイパスし、3段目に移行する。 このように動作点を増加させることで、定電流回路の損失 を低減できるため、低電圧から通流し始める LED 列の効率 を改善できる。

〈2・4〉 電流バイパス回路の設計法 図 4 および表 2 に、提案回路を5列4段バイパスで構成した場合の、1列目の回路図と回路パラメータを示す。スイッチング素子の駆動電力を低減するため、電圧駆動の MOSFET を用いる。電流バイパス回路の MOSFET は、並列に接続される LED 列の順方向電圧以上の耐圧を持つ素子を選定する。また、電流源に定電流ダイオード(CRD)を使用しているが、電流容量が小さいため、大容量化する場合はシリーズレギュレータを用いた構成も考えられる。さらに、CRD 選定の際は電源の電圧変動を考慮して耐圧を選定する必要がある。

Table 2. Circuit parameters for simulation and experiment

in the cuse of 5 strings.					
LED	LUW_JNSH.EC (OSRAM) $V_F=3.1\overline{V}, I_F=20$ mA, 36-series				
MOSFET	5LP01SS (ON semiconductor) $V_{ds}$ =-50 V, $R_{on}$ =18 $\Omega$ , $C_{iss}$ =7.4 pF				
ZD <sub>gate</sub> , ZD <sub>bias</sub>	<i>Vz</i> =6.8 V				
$R_{\rm bias}, R_{\rm gate}$	1 MΩ				
Current regulator	NSI45020T1G (ON semiconductor) I <sub>str</sub> =20 mA, V <sub>on</sub> =3.5 V				
Diode bridge	DF08SA (Vishay)				
Vin	AC 100 V, 50 Hz				



Fig. 5. Equivalent circuit of gate driver.

図 5 にゲート駆動回路設計用の等価回路図を示す。ゲート駆動回路の周波数応答は、バイアス抵抗 *R*<sub>bias</sub> とゲート抵抗 *R*<sub>gate</sub> およびゲート入力容量 *C*<sub>iss</sub> の時定数に依存し、*n* 段で構成した場合のカットオフ周波数 *f*<sub>cut off</sub> は(1)式で表される。

$$f_{cut\_off} = \frac{1}{\left(R_{bias} + \frac{R_{gate}}{n}\right) \cdot nC_{iss}}$$
(1)

バイアス抵抗とゲート抵抗は、*f<sub>cut\_off</sub>*が電源周波数の2倍よりも十分高くなるように設定する。例えば、表2のパラメ ータでは27 kHz となり、電源周波数の2倍である100 Hz よりも十分高い周波数応答が得られる。

### 3. 損失解析

LED 駆動回路は出力が光になるため,電力変換効率は入 力電力とLED 素子の消費電力の比率で定義される。しかし, 提案回路では通流時間の異なる LED 列が多数あるため,実 験による電力変換効率の測定は難しい。そこで,シミュレ ータを用いて回路の損失を推定することで効率を求める。 しかし,シミュレータによる損失推定だけでは,仕様変更 毎にシミュレーションを繰り返す必要があり,設計作業が 煩雑化する。そこで本章では,回路の設計パラメータから 各スイッチと電流源の損失を求める近似式を導出する。ま た計算結果を基に,5列と10列構成時の損失について検討 する。

〈3・1〉シミュレーションによる損失解析 図6にシミ ュレーションによる、図4の5列4段バイパス構成の損失 分離結果を示す。このグラフは回路全体の入力電力に対す る損失の比率を各列で示している。図 6 より,損失の大部 分は電流バイパス回路の MOSFET および電流源が占めるこ とがわかる。電流源の損失が列によって異なるのは通流時 間の違いによるもので、通流開始電圧の高い列は通流時間 が短く、損失も小さい。また MOSFET の順番による損失の 差は、正弦波入力電圧の傾きに起因する。例えば、入力電 圧が低く, 傾きの大きい領域で動作する S<sub>1</sub>は, 傾きの小さ い S<sub>4</sub>よりも線形動作時間が短いため,損失が小さくなる。 また,バイアス抵抗のゲート駆動電流による損失は,1列あ たり最大で 0.1%と小さい。回路全体の電力変換効率は、5 列構成で 88.3%, また 10 列構成では, 線形動作領域の損失 を低減できるため91.6%となる。

(3.2)計算による損失解析 図7に1列目の線形動作に よる損失発生箇所を、図8にシミュレーションで求めた損 失の時間波形を示す。n段のバイパス回路を構成するスイッ チ $S_1$ - $S_n$ のうち、任意のスイッチ $S_a$ の損失を求める。損失は 線形領域の損失  $P_{swa\_linear}$ と、MOSFETのオン抵抗による導 通損失 $P_{swa\_cond.}$ に分離できる。 $S_a$ が線形動作する期間を $t_{a+1}$ - $t_a$ とすると、 $t_a$ は回路パラメータを用いて(2)式のように示すこ とができる。

 $\omega$ は電源角周波数, $V_{in\_max}$ は入力電圧最大値, $V_{Fx}$ は各段の LED 順方向電圧を表す。

図7の網掛け部分は入力電圧とLED 順方向電圧の差分を示す。電流一定の条件より、この差分電圧にLED 列の電流 *I*<sub>str</sub>を乗算することで、スイッチの線形動作領域の損失となるため、この面積を電源周期で除算することで *P*<sub>swa\_linear</sub> が得られる。

$$P_{swa\_linear} = 4f_{V_m} I_{str} \left( V_{in\_max} \int_{t_a}^{t_{a+1}} \sin \omega t dt - (t_{a+1} - t_a) \sum_{x=0}^{n-1} V_{Fx} \right) . (3)$$

ただし、*f<sub>Vin</sub>*は電源周波数、1項目は入力電圧の積分値、2項目は導通している LED の順方向電圧の合計を示す。



Fig. 6. Loss distribution of each string.



Fig. 7. Losses of linear operation.



Fig. 8. Operating waveforms. (Simulation)

MOSFET のオン抵抗 *R*<sub>on</sub> による導通損失 *P*<sub>swa\_cond</sub> は,各ス イッチが通流する時間に比例するため(4)式となる。

$$P_{swa\_cond} = 4f_{V_{bn}}R_{on}I_{str}^{2}(t_{n+2}-t_{a}) \dots (4)$$



Fig. 10. Circuit diagram of the first string in the case of 10 strings. (NMOS)

ただし, *t*<sub>n+2</sub>は図7の*t*<sub>6</sub>に相当し,入力電圧の頂点を示す。 一方,電流源の線形領域における損失*P*<sub>cs\_linear</sub>は(5)式とな

り, MOSFET と同様となる。

 $P_{cs\_linear} = 4f_{V_{in}}I_{str} \left(V_{in\_max} \int_{t_{n+1}}^{t_{n+2}} \sin \omega t dt - (t_{n+2} - t_{n+1}) \sum_{x=0}^{n} V_{Fx}\right) (5)$ 

電流源の導通損失は, CRD のオン電圧 Von が印可電圧に よらず一定とすると, (6)式となる。

$$P_{cs\_cond} = 4f_{V_{in}}I_{str}V_{on}(t_{n+2} - t_1) \dots (6)$$

図9に(3)~(6)式から求めた1列目の損失計算値と、シミュ レーション値を比較する。計算では線形領域の損失と導通 損失を分けて表示し、シミュレーションでは分離できない ため、素子全体の消費電力を示す。結果より、電流源では 線形領域よりも導通損失が大きいことがわかる。一方、ス イッチの導通損失は S<sub>1</sub>で 0.07%と小さく、線形領域の損失 が支配的となる。よって MOSFET をさらに小容量化し,導 通損失の増加を許容してゲートバイアス抵抗を高抵抗化す ることで、ゲート駆動電力を削減する余地がある。S1-4の合 計損失は,計算結果のほうがシミュレーションよりも 7.0% 大きい。この誤差は、(3)式においてスイッチの線形領域の 損失が入力電圧に比例すると定義している点に起因する。 図8のtiからtoの間ではSiが線形動作し、スイッチの損失 は立ち上がり以降の大部分が VFI に比例する。しかし、VFI が LED の定格電圧に近づくと、V-I 特性に従い LED 側に電 流が分流する。これによって S1 の電流が減少し、損失が VE の頂点よりも手前から低下するため、シミュレーション値 が計算値よりも小さくなる。また、S4の誤差がS1よりも少 ないのは、CRD の電流レギュレーション特性により、入力 電圧の高い領域で電流値が上昇し、損失が増加し誤差を相 殺するためである。また、電流源の損失 Pcsは、計算値より

Fig. 11. Switch loss comparison of string No. 1.

もシミュレーション値の方が 6.7%大きい。これもスイッチ の損失誤差と同様に、レギュレーション特性による電流増 加に起因する。以上、これらの誤差は放熱設計に使用する 上で問題のない範囲といえ、(3)~(6)式により損失を推定す ることで、素子選定や放熱設計が可能となる。

〈3・3〉バイパス段数増加による損失低減 図11に、図4および図10に示した、5列4段と10列9段バイパス構成の回路を用いてスイッチ損失を計算した結果を示す。なお、図10のパラメータを表3に示す。5列構成時のスイッチ4個分の損失を100%とすると、10列構成時では損失を55%低減できる。したがって、バイパス段数を増加させることでスイッチの線形動作時の損失を低減し、回路全体の効率を改善できる。

#### 4. 実験結果

〈4・1〉5列構成の動作検証と従来回路との比較 表 4 に 5 列実機,および同等の光束を有し、降圧チョッパ回路 を使用する市販 LED 電球の諸元を示す。提案回路の光束は 電力変換効率と、LED 素子の公称効率の代表値から推定し ている。

	Proposed circuit (5 strings)	Step-down chopper (Sample product)
Input power [W]	7.8 W	11.0 W
Luminous flux [lm]	751	810
Luminous efficiency [lm/W]	96	74
Power factor	0.995	0.79

Table 4. Specification of 5 strings prototype and sample product.



Fig. 12. Prototype of experiment. (5 strings)

図12に5列構成の実機写真を示す。基板の大きさは横160 mm,縦100mm,厚さ1.6mmのFR-4片面基板を使用する。 手前が1列目,奥が5列目となる。提案回路は片面基板に 全部品を実装できる。そのため大容量化の際にアルミニウ ム基板の採用や,ヒートシンクの裏面取り付けなど,放熱 設計の自由度が高い利点がある。

図 13(a)に提案回路の入力電流波形を示す。電流は正弦波 状に制御され,入力電流ひずみ率は 9.8%,入力力率は 0.995 と高い。また極性切り替わり付近のゼロ電流期間は,最も 低電圧から点灯する LED 段の動作電圧に起因する。

図 13(b)に提案回路の各 LED 列の電流波形を示す。点灯開 始電圧が最も低い 1 列目が最初に導通し、続いて 2 列目, 3 列目が導通する。電流値は CRD によって 20 mA 一定に制御 されている。また上位の列では電流の立ち上がり・立下り の傾きが小さくなっている。これは入力電圧の傾きと LED の V-I 特性に起因する。また、正弦波の頂点付近で電流が増 加している部分は、CRD の電流レギュレーション特性に起 因しており、図 13(a)の電流波形において頂点が凸となる原 因である。

図14に降圧チョッパ回路を用いた市販品の電流波形を示 す。入力電流は典型的なコンデンサ入力型ダイオード整流 器の特性となる。入力電流最大値は0.6Aであり,提案回路 の0.12 Aと比較して5倍となり,両者の定格電力の差を考 慮しても,ひずみが大きいと言える。

図15に電源の雑音端子電圧測定結果を示す。測定には簡 易シールドルームとスペクトラムアナライザR3131A(アド バンテスト),疑似電源回路網(LISN)を使用し,CISPR11 Class A 相当の測定を実施する。図15(a)の提案回路では,入 力電流の高調波により生じる150 kHz 近傍の低域成分を除 くと,全帯域において暗ノイズと同等であり,伝導ノイズ は観測されない。よって提案回路は伝導ノイズによる障害 を発生させる恐れがほとんどないと言える。一方で(b)の降 圧チョッパ回路では,規制値から19 dBの余裕があるもの



(a) Input voltage and current



### (b) String current





Fig. 14. Experimental waveforms of the step-down chopper circuit.



の、全帯域に渡る伝導ノイズが観測されている。

図16に回路部品の体積比較を示す。基板を除く回路部品 の体積を累積したもので,提案回路は降圧チョッパ回路と 比較して83%体積が低減できる。内訳として,まずLED素 子では市販品の集積度が高い。一方,試作機では単体部品 を使用することから,体積が15倍大きい。次に,制御器は LED と受動部品以外の半導体と抵抗を合計したものを示 す。提案回路は単体の MOSFET や抵抗を使用しながら,IC 化された市販品の降圧チョッパ回路よりも体積が3割小さ い。これは降圧チョッパ回路の電流シャント抵抗などの制 御IC 周辺部品が大きいためである。さらに降圧チョッパ回 路に必要不可欠な EMI フィルタ,リアクトル,キャパシタ の受動部品が不要となり,小型化に最も貢献している。パ ワー密度の観点からは,LED の体積を市販品と同等まで低 減し,制御回路をIC 化することで大幅にパワー密度を向上 できる。

〈4・2〉10列構成の動作検証 図17に10列構成の入力 電流波形を示す。入力電流は5列構成よりも正弦波に近く なり、入力電流ひずみ率は5.1%となる。また、5列構成で は頂点付近が凸となるのに対し、10列構成では平坦となっ ている。この平坦な部分は、最も通流期間の短い10列目の 通流期間と等しい。これは電流源をシリーズレギュレータ に変更してレギュレーションが改善されたことで、正弦波 の頂点付近における電流増加が抑制されたためである。

図 18 に 10 列構成時の各 LED 列の電流波形を示す。図 13(b)の 5 列の場合と同様に,通流開始電圧の低い列から通 流し,電流振幅は20 mA 一定となる。また電流源のレギュ レーション改善により,正弦波頂点付近の電流増加は見ら







Fig. 17. Experimental waveforms. (10 strings)

れない。

図 19 に 1 列目バイパススイッチの電圧 V<sub>ds</sub>の測定結果を 示す。図 18 の 1 列目に電流が通流すると同時に,図 19 で はS<sub>1</sub>のV<sub>ds</sub>が上昇し始め,電流一定の状態でV<sub>ds</sub>が変化する 線形動作が実現している。また上位のスイッチほど電源電 圧の傾きが小さく,線形動作期間が長いことがわかる。各 スイッチのV<sub>ds</sub>は並列接続される LED の順方向電圧でクラ ンプされるため,100 V 入力,9 段バイパスの場合は最大 12.5 V に制限される。従って電源電圧の波高値よりも低い耐圧 の素子を使用できる。また,電流源の印加電圧は最大 15 V となるが,この値は 2.3 節で述べたように入力電圧変動の影 響を直接受けるため,電源電圧が過電圧の状態を想定した 耐圧が必要となる。

図 20 に 5 列と 10 列構成の入力電流高調波スペクトラム を示す。特に大きい成分は,5 列では3 次 8.8%および9 次 2.3%,10 列では5 次 4.4%が含まれる。5 列の3 次成分は電 流波形の頂点凸部分,10 列の5 次成分は頂点の平坦部分に 起因すると考えている。

以上の結果より、5列4段構成でも入力力率改善効果や小型化の効果は得られるが、電流バイパス段数が多い10列9 段構成の方が入力電流ひずみ率が低く、変換効率も高いことを確認した。段数が多くなるとLEDの部品点数が増加するので、コストとのトレードオフはあるが、入力電流高調波と効率の点で高い性能を得られる。

### 5. まとめ

本論文では、大型な受動部品と高周波スイッチング動作



Fig. 18. String current waveforms. (10 strings)

を用いずに,高力率かつ高効率な動作を実現する,交流 LED 駆動回路を提案した。提案回路は非線形負荷である LED を 抵抗負荷に近づけることで,高力率動作を実現する。また, 電流バイパス回路を多段直列接続することで,線形動作領 域の損失を低く抑えられる。シミュレーションによる損失 解析の結果,10 列構成時に効率 91.6%が得られることを確 認した。また効率的な設計作業を実現するため,回路パラ メータを用いた損失の近似計算式を導出した。さらに,実 験結果より入力力率 0.999,入力電流ひずみ率 5.1%を確認し た。

提案回路は部品点数が多いものの,大型の受動部品を使用しないため,降圧チョッパ回路を使用する市販品と比較して部品体積を83%低減できる。さらに,電流バイパス回路に使用する MOSFET のゲート駆動回路が単純であり,素子耐圧も低いため,駆動回路のIC 化が可能と考えられる。従って,さらなる実装コスト低減と,小型化が期待できる。



Fig. 19. Experimental results of  $V_{ds}$  and  $V_{on}$ . (10 strings)



Fig. 20. Input current harmonics.

文 献

- Bessho Makoto, Shimizu Keiichi: "Trends in LED Lighting and Toshiba's approach", Toshiba review, Vol. 65, No. 7 pp. 2-7 (2010)
  別所誠,清水恵一:「LED 照明の動向と展開」,東芝レビュー, Vol.65, No.7 pp. 2-7 (2010)
- (2) M. S. Shur and A. Zukauskas, "Solid-state lighting: Toward superior illumination," Proceedings of the IEEE, Vol. 93, No. 10, pp. 1691–1703, Oct. 2005.
- (3) H. Broeck, G. Sauerlander, and M. Vendt, "Power driver topologies and control schemes for LEDs," IEEE Applied Power Electronics Conference and Exposition (APEC), pp. 1319–1325, 2007.
- (4) Takashi Kunimatsu, Keita Kawabe, Toshifumi Ishida: "Development of Driver IPD for LED Lighting", Panasonic Technical Jorunal, Vol. 58, No. 1, pp. 18-23 (2012)
  國松崇,川邊桂太,石田敏文:「LED 照明駆動用 IPD の開発」,パナ

図伝来, 「接触来, 「日本文」「EED 無効派動」「HD の所定」, パイ ソニック技報, Vol. 58, No. 1 pp. 18-23 (2012)

- (5) B. Wang, X. Ruan, K.Yao, and M.Xu "A Method of Reducing the Peak-to-Average Ratio of LED Current for Electrolytic Capacitor-Less AC-DC Drivers," IEEE Transactions on Power Electronics, vol. 25, no. 3, pp. 592–601, Mar. 2010.
- (6) Hideaki Fujita, "A High-Efficiency Diode-Clamped Linear Amplifier", The transactions of the Institute of Electrical Engineers of Japan. D A publication of Industry Applications Society, Vol. 127, No. 1 pp. 9-16 (2007)

藤田英明:「ダイオードクランプ回路を用いた高効率線形増幅回路」, 電気学会論文誌 D, Vol. 127, No. 1, pp. 9-16, (2007)

- (7) R. Dayal, K. Modepalli, L. Parsa "A direct AC LED driver with high power factor without the use of passive components," IEEE Energy Conversion Congress and Exposition (ECCE), pp. 4230–4234, 2012.
- (8) 加藤充考,宮澤航,舘野康晴,「LED 駆動回路および LED 駆動方法」 公開特許公報(A),特開 2007-123562 (2007.5.17).
- (9) "Sequential Linear LED Driver CL8800," Supertex inc., DSFP-CL8800, 2012, Available: http://www.supertex.com
- (10) S. Lynch, B. Choy, K. C, "MULTIPLE STAGE SEQUENTIAL CURRENT REGULATOR," International Patent, WO 2012/142495 A1, 18 Oct. 2012.
- (11) 鄭 清奇, 簡 文祥, 「交流発光ダイオード回路」 公開特許公報(A), 特開 2010-272838 (2010.12.2).



(学生員) 1987年1月7日生まれ。2009年3 月長岡技術科学大学卒業。2011年3月同大学大 学院工学研究科修士課程電気電子情報工学専 攻卒業。同年4月より同大学大学院工学研究科 博士課程エネルギー環境工学専攻に在学。主に 電力変換回路に関する研究に従事。IEEE 会員。

伊東淳一



(正員) 1972年1月6日生まれ。1996年3月, 長岡技術科学大学大学院工学研究科修士課程 修了。同年4月,富士電機(株)入社。2004年 4月,長岡技術科学大学電気系准教授。現在に 至る。主に電力変換回路,電動機制御の研究に 従事。博士(工学)(長岡技術科学大学)。2007 年第63回電気学術振興賞進歩賞受賞。2010年 Takahashi Isao Award (IPEC Sapporo),第58回電

気科学技術奨励賞, 2012 年インテリジェントコスモス奨励賞, 2013 ECCE-Asia Third Paper Prize, 受賞。IEEE, 自動車技術会会員。