フライングキャパシタ形トポロジーに着目した マルチレベルコンバータの損失解析とその高効率設計

学生員 樫原 有吾,正員 伊東 淳一 (長岡技術科学大学)

Power Loss Analysis and High Efficiency Design Method for Multilevel Converter based on Flying Capacitor Topologies

Yugo Kashihara, Student Member, Jun-ichi Itoh, Member (Nagaoka University of Technology)

This present paper discusses the high efficiency design method for n-level converter based on flying capacitor topologies, and analyzes the power losses of converter. The error rates between the theoretical and simulation values are under 0.05 % at the rated load. In addition, two kinds of power loss characteristics of multilevel converters are compared. The comparison results indicate that the power loss of the ANPC topology is lower than the FC topology. In addition, the criteria design for achieving high efficiency in the multilevel converters is discussed.

キーワード:マルチレベル変換器,インバータ,損失解析,高効率設計

Keywords: Multilevel converter, Inverter, Loss analysis, High efficiency design

1. はじめに

近年,様々なマルチレベル変換器の回路トポロジーが提案, 検討されている⁽¹⁾⁻⁽⁵⁾。マルチレベル変換器は、従来の2レベル の電力変換器と比較すると、①レベル数nに対しスイッチング素 子の耐圧をn-1分の1に低減できること、②複数レベルの電圧を 出力するので出力電圧の高調波を低減できることが利点として あげられる。これらの利点から、低耐圧で低オン電圧、もしくは 低オン抵抗の半導体素子を使用できるため、高効率な電力変 換器を構成できる。そのため、マルチレベル変換器は高圧大容 量化技術だけでなく高効率化技術として注目されている。

これまでに、マルチレベル変換器の損失について検討した研究がいくつかある^{(6),(7)}。これらの文献はシミュレーション解析を用いて、複数のマルチレベル変換器の損失を比較している。しかしながら、シミュレーション解析において、変換器の仕様や、レベル数、デバイスを変更した場合、その都度シミュレーションモデルを修正する必要がある。さらに、損失最小点の検討などの最適設計を目指した場合、大量のシミュレーション解析が必要となり、最適設計の手段として有効であると考えにくい。

そこで、筆者らは数式を用いたマルチレベル変換器の損失や 体積などのパラメータの設計法について検討を行ってきた^{(8),(9)}。 この方法は、変換器を構成する半導体素子やキャパシタなどの デバイスパラメータや変換器の仕様から、解析的に変換器の効 率や体積を推定し、高効率化・体積の最小化を目的にコストとの バランスを見ながら変換器設計ができ、試作時間の短縮化、製 品開発の低コスト化ができる。

これまで、著者らは、6 つの 3 レベル方式の損失について検 討を行ってきた⁽⁹⁾。マルチレベル変換器のトポロジーは、ダイオ ードクランプ形とフライングキャパシタ形に分類できる。クランプ ダイオードの導通損失がないので、効率の点では、フライングキ ャパシタ形の方が有利である。一方、マルチレベル変換器のレ ベル数は、用途や使用デバイスの特性などにより選択される。特 に、損失低減の観点から最適なレベル数を検討した文献は著 者らの知る限りない。

本論文は、フライングキャパシタトポロジーに着目し、フライン グキャパシタ(以下 FC)方式とその派生回路であるアクティブ中 性点クランプ(以下 ANPC)方式について、n レベル変換器の損 失を一般化し、その損失特性について考察する。まず、2つのマ ルチレベル方式について説明する。次に、各方式の変換器の 仕様とデバイスパラメータに基づいた損失計算法について説明 する。そして、シミュレーションを用いて各方式の損失計算法の 妥当性の確認を行う。最後に、損失計算法を用いて、2 つのマ ルチレベル方式の損失特性について考察し、パワーデバイスの 選定指針を明らかにする。その結果、ANPC 方式がレベル数に 関係なくFC方式よりも低損失であることが明らかになったので報 告する。

2. マルチレベル方式

〈2・1〉フライングキャパシタ方式

Fig.1 に一般化された FC 方式の回路図(1 相分)を示す。FC

方式は中性点電圧とフライングキャパシタの電位をスイッチング によって加減算することで任意の電位を出力する方式で、レベ ル数に比例してフライングキャパシタの数が増加する⁽¹⁾。

〈2·2〉アクティブ中性点クランプ方式

Fig.2 に ANPC 方式の回路図(1 相分)を示す。ANPC 方式は フライングキャパシタ方式と 3 レベル中性点電圧出力回路を組 み合わせた方式であり、それぞれ 2 つの Cell に分けることができ る⁽²⁾。本論文では、フライングキャパシタ回路部分を Cell 1,3 レ ベル中性点電圧出力回路部分を Cell 2 とする。2 つの Cell の電 位を加減算することで任意の電圧を出力する。ANPC 方式はレ ベル数に比例して Cell1 の回路のレベル数が増加する。

3. 一般化されたマルチレベル方式の損失計算法

2章で述べた2つのマルチレベル方式の半導体素子に発生 する損失の計算法について説明する⁽⁹⁾⁽¹⁰⁾。電力損失は以下の 条件で計算を行う。

1)負荷電流リプルは無視できる(電流源負荷とみなす)

2)キャパシタのリプル電圧は無視できる(直流電圧源とみなす) 半導体素子に発生する損失 P_{sw}は導通損失とスイッチング損 失,ダイオードに発生する損失 P_Dは導通損失とリカバリ損失とし, それぞれ(1)~(2)式で得られる。

$P_{sw} = P_{con_sw} + P_{switch}$	(1)
$P_{D} = P_{con} P_{D} + P_{rec}$	(2)

ここで、P_{con_sw}は半導体素子に発生する導通損失(W), P_{switch}は 半導体素子に発生するスイッチング損失(W), P_{con_D} はダイオー ドに発生する導通損失(W), P_{rec} はダイオードに発生するリカバリ 損失(W)である。

導通損失はスイッチ(IGBT, MOSFET)側と環流ダイオード (FWD)側に発生する損失に分けて考えることができる。ここで, 素子に流れる正の電流はすべてスイッチ側に,負の電流はすべ てFWD 側に流れると仮定する。また,MOSFET の場合,オン抵 抗が小さければスイッチ側に正負両方に電流が流れる。しかし, FWD のオン電圧特性を MOSFET と同一に設定することで損失 は計算できる。スイッチの導通損失の平均値 P_{con}は,スイッチの オン電圧とスイッチに流れる電流から導出することができ,それ ぞれ(3),(4)式にて表せる。

$\mathcal{P}_{Con} = \frac{1}{2\pi} \int_{\alpha}^{\beta} v_{on} i_{zw} dx \qquad (1)$	3)
$\mathbf{v}_{on} = \mathbf{r}_{on} \mathbf{I} + \mathbf{v}_0 \tag{4}$	4)

ここで、 v_{on} はスイッチのオン電圧(V), i_{sw} は素子に流れる電流 (A), $\alpha \geq \beta$ は電流の流れている期間, r_{on} はスイッチのオン抵抗 (Ω), v_0 は 0 A の時のオン電圧降下(V), λ は変調波, θ は位相, ϕ は負荷力率角である。ここで、オン電圧は IGBTを想定し、PN 接 合による電圧降下と抵抗分にある電圧降下として(4)式にて表現 しているが、MOSFET は抵抗特性であるため(4)式において $v_0=0$ とすれば表現できる。

〈3・1〉フライングキャパシタ方式の損失計算法

本節では,FC 方式の半導体素子の損失計算法について説明する⁽¹⁰⁾。FC 方式は,全てのスイッチが出力電圧指令値1周期



Fig.1. Generalized FC inverter circuit topology.



Fig.2. Generalized ANPC inverter circuit topology.

に対して PWM 駆動する。そのため全ての半導体素子に発生す る損失は同じである。FC 方式を位相が異なる複数のキャリアを 用いた位相シフト変調方式で動作させるとすると、FC 方式の変 調波えょは(6)式で得られる。

ここで, a は変調率である。

FC 方式の半導体素子 1 つのスイッチ側に発生する導通損失 P_{FC_con_Sw}と FWD 側に発生する導通損失 P_{FC_con_FWD} は(7), (8) 式で得られる

$$P_{FC_con_Sw} = \left(\frac{1}{2\pi}v_0 + \frac{1}{8}I_m r_{on}\right)I_m + \left(\frac{1}{3\pi}aI_m r_{on} + \frac{1}{8}av_0\right)I_m\cos\phi \dots (7)$$

$$P_{FC_con_FWD} = \left(\frac{1}{2\pi}v_0 + \frac{1}{8}I_m r_{on}\right)I_m - \left(\frac{1}{3\pi}aI_m r_{on} + \frac{1}{8}av_0\right)I_m\cos\phi \dots (8)$$

FC の全ての半導体素子は、同じスイッチング周波数で動作 し、スイッチングを行う期間や印加される電圧も同じである。その ため、スイッチング損失 P_{FC_switch} は(9)式、リカバリ損失 P_{FC_rec} は (10)式で表される。

$$P_{FC_switch} = \frac{1}{2(n-1)\pi} \frac{E_{dc}I_m}{E_{dcd}I_{md}} (e_{on} + e_{off}) f_c \qquad (9)$$

従って, n レベルの FC 方式の半導体に発生する 1 相当たり の損失は(11)式で表される。

 $P_{FC_Loss_sem} = 2(n-1)(P_{FC_con_Sw} + P_{FC_con_FWD} + P_{FC_switch} + P_{FC_rec})\dots(11)$

〈3·2〉アクティブ中性点クランプ方式の損失計算法

本節では、ANPC 方式の半導体素子の損失計算法について 説明する⁽²⁾⁽⁹⁾。ANPC 方式も FC 方式と同様に位相シフト変調方 式で動作させるとすると、ANPC 方式の変調波 λ_B は(12)式で得 られる。

 $\lambda_{\scriptscriptstyle B} = \begin{cases} a\sin\theta & \text{when } 0 < \theta < \pi \\ a\sin\theta + 1 & \text{when } \pi < \theta < 2\pi \end{cases}$ (12)

Fig.2 において、Cell1 の素子 1 つに発生するスイッチ側の導通損失 $P_{ANPC_con_sw_Cell1}$ は (13) 式で、FWD 側の損失 $P_{ANPC_con_FWD_Cell1}$ は(14)式で導出することができる。

$$P_{ANPC_con_FWD_Cell1} = I_m \left(\frac{v_0}{2\pi} + \frac{1}{2} v_0 \cos \phi - \frac{1}{8\pi} I_m r_{on} \sin 2\phi + \frac{1}{4\pi} I_m r_{on} + \frac{1}{4\pi} I_m r_{on} \phi - \frac{2}{3\pi} I_m ar_{on} \cos \phi - \frac{1}{4} a v_0 \cos \phi \right)$$
(14)

Cell2 の導通損失について述べる。 S_n , S_{n+2} のスイッチ側の導通損失 $P_{ANPC_con_sw_Cell2A}$ は(15)式で, S_n , S_{n+2} の FWD 側の導通損失 $P_{ANPC_con_FWD_Cell2A}$ は(16)式で導出することができる。

$$P_{ANPC_con_SW_Cell2A} = \frac{1}{2\pi} \left[ar_{on} \left(\frac{1}{6} \cos 2\phi + \frac{2}{3} \cos \phi + \frac{1}{2} \right) I_m^2 + av_0 \left(\frac{1}{2} \pi \cos \phi - \frac{1}{2} \sin \phi + \frac{1}{2} \phi \cos \phi \right) \right]$$
(15)
$$P_{ANPC_con_FWD_Cell2A} = \frac{1}{12\pi} \left[I_m d \left(8I_m r_{on} \sin \left(\frac{\phi}{2} \right)^4 - 3v_0 \sin \phi + 3\phi v_0 \cos \phi \right) \right] (16)$$

同様に、S_{n+1}, S_{n+3}のスイッチ側の導通損失 P_{ANPC_con_sw_Cell2B} とFWD 側の導通損失 P_{ANPC_con_FWD_Cell2B}は(17), (18)式となる。

$$P_{ANPC_con_sw_Cdl2B} = \frac{1}{2\pi} \bigg[I_m v_0 (\cos \phi + 1) + I_m^2 r \bigg(\frac{\pi}{2} + \frac{\phi}{2} - \frac{1}{4} \sin 2\phi \bigg) - I_m a v_0 \bigg(\frac{\pi}{2} \cos \phi - \frac{1}{2} \sin \phi + \frac{1}{2} \phi \cos \phi \bigg) + I_m a r \bigg(\frac{1}{6} \cos 2\phi + \frac{2}{3} \cos \phi + \frac{1}{2} \bigg) \bigg]$$
(17)
$$P_{ANPC_con_FWD_Cdl2B} = \frac{1}{2\pi} \bigg[I_m^2 r \bigg(\frac{\phi}{2} - \frac{1}{4} \sin 2\phi \bigg) - I_m v_0 + I_m v_0 \cos \phi - \frac{1}{2} I_m a v_0 (\sin \phi - \phi \cos \phi) + I_m^2 a r \bigg(\frac{1}{6} \cos 2\phi - \frac{2}{3} \cos \phi + \frac{1}{2} \bigg) \bigg] \dots (18)$$

Cell1 のスイッチング損失 *P_{ANPC_switch_Cell1}*とFWD のリカバリ損 失 *P_{ANPC_rec_Cell1}*は(19), (20)式で導出することができる。

$$P_{ANPC_switch_Cell1} = \frac{1}{(n-1)\pi} \frac{E_{dc}I_m}{E_{dcd}I_{md}} (e_{on} + e_{off}) f_c \qquad (19)$$

Cell2のスイッチング損失は、Cell2のスイッチが出力周波数で スイッチングを行うため、キャリア周波数と同じ周波数でスイッチ ングするCell1のスイッチング損失と比較して, Cell2のスイッチン グ損失は十分小さく無視できる。

従って, nレベルの ANPC 方式の半導体に発生する1相当たりの損失は(21)式で表される。

$$P_{ANPC_Loss_semi} = 2 \left\lfloor \frac{(n-3)}{2} + 1 \right\rfloor \left(P_{ANPC_con_sw_Cell1} + P_{ANPC_con_FWD_Cell1} + P_{ANPC_switch_Cell1} + P_{ANPC_switch_Cell1} + P_{ANPC_con_FWD_Cell2A} + P_{ANPC_con_FWD_Cell2A} + P_{ANPC_con_FWD_Cell2B} + P_{ANPC_con_FWD_Cell2B} \right) \qquad \dots (21)$$

〈3·3〉シミュレーションを用いた各マルチレベル方式の 損失計算式の妥当性の確認

Fig.3 に3相10kWの各方式の半導体素子に発生する損失を 数式による計算結果とシミュレーションによる解析結果で比較し た結果を, Table1 に解析に用いた変換器の仕様とデバイスを示 す。Table1 の仕様に基づいて3相10kWの5レベルFCインバ ータ,7レベル ANPC インバータを設計した。Fig.3より,各方式 の半導体に発生する損失の数式による計算結果とシミュレーシ ョンによる解析結果が最大誤差0.05%以下で全て一致してお り,数式による損失計算法の妥当性を確認した。

損失計算法による各方式のレベル数に対する 損失特性の比較

本節では、3 章にて提案した各方式の損失計算法を用いて、 レベル数を 3-11 レベルまで変化させたときの 2 つのマルチレベ ル方式の損失特性について考察する。

Fig.4 に MOSFET の素子耐圧に対するオン抵抗の特性を示 す。Fig.4 に示す MOSFET は 5 つのデバイスメーカ(Infineon, IXYS, IR, RENESAS, TOSHIBA)の製品から,素子耐圧が 60V-300V,電流定格が 50A-100A のものを選択している。Fig.4 において,素子耐圧とオン抵抗が比例する近似線を任意に作 成し,それに基づいてレベル数を 3-11 レベルまで変化させたと きのマルチレベル変換器の損失を導出する。

Fig.5 に,2 つのマルチレベル方式のレベル数に対する損失 特性を示す。Fig.5は、変換器の仕様に Table1 と同じパラメータ を用い、レベル数に応じて Fig.4 の近似線に基づいた MOSFET を使用したときの各マルチレベル変換器の損失特性である。 ANPC 方式の損失特性は、Cell2 に高耐圧素子を1 つ用いた場 合(ANPC 方式 1)と, Cell2 に Cell1 と同耐圧の素子を複数直列 に接続して使用した場合(ANPC 方式 2)の 2 つの条件で検討し ている。各レベルの MOSFET は、半導体素子の印加電圧に対 して1.5倍以上の余裕をみて選定している。Fig.5より,各損失特 性において、レベル数に対して損失が低減されている。また、 FC 方式とANPC 方式の損失特性において,同耐圧の素子を用 いた場合, 導通損失は同じ(Fig.5(a))であり, スイッチング損失 (Fig.5(b))は倍になっている。レベル数をn(n≥5)とすると、ANPC 方式の Cell1 の FC 回路のレベル数は n-2 レベルになる。そのた め、レベル数が同じ場合、ANPC 方式において PWM 駆動する 半導体素子の数は,常にFC 方式の半分であり,レベル数に関 係なく ANPC 方式の方が FC 方式よりも損失が小さくなる。

Fig.5 の **ANPC** 方式の損失特性において, **ANPC** 方式 1 と **ANPC** 方式 2 の場合では, 高レベル化に対する損失の低減効

果が異なっている。これは、ANPC 方式 1 においてレベル数に 関係なく Cell2 に同じ性能の高耐圧素子を用いているので、 Cell2 に発生する損失は、レベル数に依存しないためである。従 って、ANPC 方式 1 の条件で、高レベル化、低損失化を達成す るためには、素子のオン抵抗が以下の条件を満たせば良い。

ここで, *r*_{on_h} は素子耐圧が入力電圧の半分の電圧を許容できる 素子のオン抵抗値, *r*_{on_n} は n レベルの時に素子耐圧が入力電 圧の 1/(n-1)を許容できる素子のオン抵抗値である。一方で, (22)式を満たす素子がない場合,例えば Fig.4 の近似線よりもオ ン抵抗の小さい素子がない場合は、レベル数を変化させず同耐 圧で低オン抵抗の素子を用いる、もしくは、複数の素子を並列 接続して使用することで、電力変換器の低損失化を達成でき る。またこの指針は他の方式にも同様に用いることができる。

5. 結論

本論文では、2 つのマルチレベル方式の損失一般化を行い、 その損失特性について考察した。各方式の損失計算法は、シミ ュレーションによる解析結果と比較して誤差 0.05%以下で一致 し、その妥当性を確認した。また、損失計算法を用いて、マルチ レベル方式の損失特性について比較し、ANPC 方式がFC 方式 よりも低損失な変換器ということがわかった。さらに、マルチレベ ル方式の高効率化を目的とした高レベル化の条件及び半導体 素子の複数並列使用条件を明らかにした。

今後は、マルチレベル方式の損失計算法の拡張性を高める ために、ダイオードクランプ方式及び一般化されたマルチレベ ル方式の損失一般化について検討を行う。

文 献

- F. Z. Peng: "A Generalized Multilevel Inverter Topology with Self Voltage Balancing", IEEE Transactions on industry applications, Vol.37, No.2, pp. 2024-2031 (2001)
- (2) Barbosa, P.; Steimer, P.; Steinke, J.; Meysenc, L.; Winkelnkemper, M.; Celanovic, N: "Active Neutral-point-Clamped Multilevel Converter", Power Electronics Specialists Conference, 2005. PESC '05. IEEE 36th 16-16 June 2005 Page(s):2296 – 2301
- (3) Gateau, G., Meynard, T.A., Foch, H.: "Stacked multilcell converter (SMC) : properties and design", Power Electronics Specialists Conference (2001), 2001, IEEE 32nd Annual
- (4) 徳永翔平, 宗島正和, Hui Zhang, 漆畑正太, 小金沢竹久:「3 レベル T-type NPCを拡張した 5 レベル変換器」, 全国大会, No4, pp75 (2012)
- (5) ABB RESEARCH LTD.: 多数の電圧レベルを切換えるためのスイッチ ギアゼル及び変換回路 P2009-525717A
- (6) Lin Ma, Tamas Kerekes, Remus Teodorescu, Xinmin Jin, Dan Floricau, Marco Liserre : [↑] The High Efficiency Transformer-less PV Inverter Topologies Derived From NPC Topology J, EPE 2009-Barcelona , pp.1-10 (2009)
- (7) Sayago, J.A.; Bernet, S.; Bruckner, T.: Comparison of Medium Voltage IGBT-based 3L-ANPC-VSCsJ, Power Electronics Specialists Conference - 2008, pp. 851-858 (2009)
- J. W. Kolar, J Biela and J, Minibock: Exploring the Pareto Front of Multi -Objectice Single-Phase PFC Rectifier Design Optimization -99.2% Efficiency vs. 7kW/dm³ Power Density J, IPEMC 2009-China, (2009)
- (9) 樫原有吾,伊東淳一,森田一徳,宗島正和,小倉和也:「パレートフロント カーブを用いた 5 レベルトポロジーの性能比較」,SPC 浜松, SPC-12-159, EDD-12-066(2012)
- (10) 樫原有吾,伊東淳一:「3レベルマルチレベル方式の半導体素子に発生 する損失に対する一考察」、全国大会、NO 4-041, pp. 71-72 (2013)

	Г	able 1 S	pec	ificati	on.			
T (1)	(a)	Converte	er sj	pecific	cation		1	01 117
Input voltage	9 09	200V Rated power		X 7	70KW			
Output voita	nt	20	9A	A Switching frequency		10kHz		
Phase angle		-18d	eg.	 Modulation index 		0.93		
	()	b) Devic	e pa	arame	ters			
Topology	EC topolo	, May	Â	NPC top	ology			
Topology	TC topole	gy	Ce	ell 1	E) EG L G	Cell 2	2	
MOSFET	IXTH88N	15(IXYS) 150V	258	4201(F	LENESAS 100V)IXIK	/5N30(L	$\frac{XYS}{200V}$
V DSS		88A			80A			75A
R _{DS}	22n	nΩ(Max.)		9.1r	nΩ(Typ.)		42mΩ(Typ.)
t _r		33ns			12ns			25ns
	1	5V(Max.)		0.9	5V(Typ)		1.5V(Max)
t _{rr}		150ns		0.7	73ns		1.0 (1	360ns
Error rate 0.00 400 3300 0 250 200 150 0 Five-l FC inv (a) Fig.3.1 0.09 0.08 C 0.07 6 0.07 6 0.00 6 0.00 0 0 0 0 0 0 0 0 0 0 0 0	2% Cal Sir Sir Sir Level S Verter AN Conducti Power loss ection critea eakdown volt ntinuous drai Infineon XXYS	0.005% Iculation resu nulation resu Veven-leve VPC inver on loss s compari age : 60V-30 n current: 50	elt lt el ter son: 00V 0A-10	$\mathbb{M}_{00A}^{\text{Error}}$	Five-le FC inve (b) o multile	vel svitch vel cor	0.012 Calculatic Simulatic Seven- ANPC in hing loss overters	2% n result n result -level nverter S
30.06^{-1}	RÈNESAS TOSHIBÀ 10 11 11 14 14 14 14 14 14 14 14 14 14 14	00 Breakdow en on resis	n vo	200 Ditage of ce and	pof device breakdo	300 [V] wn vol	tage of t	 400 device.
$\begin{array}{c} 1.0\\ \hline \vdots\\ 0.9\\ 0.8\\ \hline \\ 0.7\\ \hline \\ \hline \\ \hline \\ \hline \\ \\ \hline \\ \\ \\ \\ \\ \\ \\ \\ \\$	C topology 1 C topology 2 pology 6 8 umber of 1 Conduction	10 level nn loss	12	2.0 2.0 1.4 0.1 0.1 0.1 0.1 0.1 0.1 0.1 0.1	4 Nu (b) 5	ANPC ANPC FC top	topology topology ology 8 1 of level ng loss	1 2 0 12
1.05 0.95 0.95 0.00 0.085 0.65 0.65 2	ANPC topol ANPC topol FC topology 3 4	ogy 1 ogy 2 5 N		- - 7 ber of 1	8 level		×	12
Fig.5.	Power lo) ss charact	(c) T teris	otal lo tics of	ss multilev	el conv	verters.	

1 [p.u.] of the figure 6 (a) is normalized value by total conduction loss of the three-level ANPC topology 1. On the other hand, 1 [p.u.] of the figure 6 (b) are normalized by total switching loss of the three-level ANPC topology 1. Finally, 1 [p.u.] of the semiconductor losses of figure 6 (c) are normalized value by total loss of the three-level ANPC topology 1. Cell 2 devices of the ANPC topology 1 use high-voltage rating devices. Cell 2 devices of the ANPC topology 2 use same rating devices of the Cell 1 devices.