学生員 小岩 一広, 正 員 ゴーテックチャン, 正 員 伊東 淳一 (長岡技術科学大学)

# Loss Analysis Method for Matrix Converter

Kazuhiro Koiwa, Student Member, Goh Teck Chiang, Member, Jun-ichi Itoh, Member (Nagaoka University of Technology)

This paper discusses an analysis method to evaluate the losses of matrix converter (MC). Due to the control complexity defining the losses in MC is difficult. In this paper, the conduction loss and the switching loss of the MC are derived theoretically based on the virtual AC-DC-AC control method. Then, the validity of the equations is confirmed in simulation and experimental. From the experimental results, the maximum efficiency is 97.9% with 2-phase modulation at rated power (Devices: MOSFET R6046FNZ). At last, the relationships between the efficiency and power density are discussed in a pareto front curve.

**キーワード**:マトリックスコンバータ,損失解析,パレートフロント **Keywords**: matrix converter, loss analysis, pareto front

## 1. はじめに

近年,大容量のエネルギーバッファを用いずに交流から 交流へ直接変換できるマトリックスコンバータ(以下 MC)の 研究が盛んに行われている<sup>(1)(2)(4)</sup>。MC は直流リンク部に大 容量の電解コンデンサがないため,PWM 整流器とPWM イ ンバータから構成される Back-to-Back システム(以下 BTB) と比較して,小型,軽量化および長寿命が期待できる。ま た,MC の電流通過素子数は BTB の半分であるため,導通 損失を小さく高効率を達成できる。以上の観点から MC は ハイブリッド自動車や風力発電システムなどの交流連系シ ステムへの適用が期待できる。

そのため、MCの高効率化や高パワー密度化が盛んに研究 されている<sup>(1)</sup>。一般に、電力変換器を高効率・高パワー密度 化するためには、損失解析を行い、使用するスイッチング デバイスやスイッチング周波数を最適化する必要がある。 そこで、損失解析の手法としては、回路シミュレータを用 い、素子に流れる電流と印加される電圧から損失を算出す る方法<sup>(2)</sup>と、デバイスパラメータを使用し、理論式に基づい て損失を算出する方法<sup>(3)</sup>がある。しかし、回路シミュレータ を用いる方法で多くの動作条件にて損失を解析する場合、 シミュレーション回数の増加や解析に時間がかかるため、 最適化設計には不向きである。一方、理論式に基づく損失 算出法は、解析にかかる時間の削減や試行回数を低減でき るなど最適化設計が容易であり、簡単に回路設計すること ができる。

しかし, MC は回路構成が複雑であり, 交流から交流へ直 接電力変換するため, 理論的な損失解析が困難である。そ のため, MC の損失を定量的に解析した論文は, あまり報告 されていない。

そこで本論文では、デバイス選定の観点から高効率化を

容易にするため, MC の損失を定式化する。本論文の構成は 以下のようになっている。まず, 導通損失を定式化する方 法について説明する。次に,スイッチング損失の定式化手 法を述べる。さらに,導出した式による計算結果とシミュ レーション結果を比較し,式の妥当性を確認する。最後に, MC の高効率化を図るため,導出した式をもとに効率 98% が得られる MC を設計および試作し,実験により最高効率 97.9%を確認した。

## 2. 回路構成および制御方法

図 1(a)に損失定式化の対象である MC の回路を示す。MC に用いる双方向スイッチは IGBT(または MOS-FET)を2つ逆 直列に接続した構成である。また、入力リアクトル L とフ ィルタキャパシタ C による共振を抑制するため、L に並列 にダンピング抵抗 R を接続する。

図 1(b)に制御ブロック図を示す。MC の制御は,仮想 AC-DC-AC 方式<sup>(4)</sup>を採用する。これにより,MC のスイッチ ングパターンは最大相から中間相を経由して最小相(また は,最小相から中間相を経由して最大相)へのスイッチング となり,最大相から最小相へのスイッチングは考慮しない。 また,損失解析の簡単化のため,仮想インバータ側の制御 には 3 相変調を導入し、デッドタイムおよび転流は無視す る。さらに,仮想整流器側の入力電流指令値は,入力力率 が1.0 となるように決定される。

# 3. 損失定式化

図2にMCの損失定式化に用いる単相等価モデルを示す。 ここで、損失定式化は各相のスイッチを入力相電圧の大小 関係によって振り分けて行う。たとえば、入力相電圧の大 小関係がR>S>Tの場合、最大相のスイッチS<sub>max</sub>はR相、中 間相のスイッチS<sub>mid</sub>はS相、最小相のスイッチS<sub>min</sub>はT相 に接続されているスイッチとなる。つまり, S<sub>max</sub>, S<sub>mid</sub>およ び S<sub>min</sub>毎に損失の定式化を行う。

### 〈3·1〉 導通損失

MC の最大相スイッチにおける導通損失の一般式は次式 となる。

ここで、 $D_{max}$ は最大相スイッチのデューティ、 $\omega_o$ は出力 角周波数である。また、 $v_{on}$ はデバイスのオン電圧であり、 次式で表される。

 $v_{on} = k_{con1}i_{o} + k_{con2}$  .....(3) ただし,  $k_{con1}$ および $k_{con2}$ はデータシートのオン電圧特性から読み取る値である。また,  $i_{o}$ は負荷電流の瞬時値であり, 負荷電流最大値  $I_{o}$ および負荷角 $\theta_{o}$ を用いて次式で表される。

 $i_o = I_o \sin(\omega_o t - \theta_o) \dots (4)$ 

最大相スイッチの導通損失は(2)式を用いて計算できる。 しかし、デューティ *D<sub>max</sub>* は時間とともに変化するため、損失 の定式化は困難である。そこで、各スイッチ毎に導通損失は 求めず、総合の導通損失を定式化する。具体的には、MC に おいて1相毎のデューティ指令値は以下の式で表される。

 $D_{max} + D_{min} + D_{min} = 1$ .....(5) ここで、 $D_{max}$ 、 $D_{mid}$ 、 $D_{min}$ はそれぞれ最大相、中間相、最小 相のデューティである。(5)式より、必ず 1 つのスイッチは ON 状態、かつ、2 つ以上スイッチングしないことがわかる。 つまり、同じスイッチングデバイスを用いていれば、MC 単 相分の導通損失は以下の式で表される。

$$P_{con} = \frac{1}{\pi} \int_{\theta_o}^{\pi + \theta_o} v_{on} \cdot i_o \ d\omega_o t$$
  
$$= \frac{1}{2} k_{con1} I_o^2 + \frac{2}{\pi} k_{con2} I_o$$
 (6)

#### 〈3・2〉 スイッチング損失

本節では, MC の最大相スイッチング(ターンオン)損失 *P*<sub>ton\_smax</sub> を定式化する手法を述べる。まず, MC のターンオ ン損失の一般式は次式となる。



ここで, T は負荷電流の周期, f<sub>s</sub>はスイッチング周波数, V<sub>s</sub> はスイッチング損失を測定した際の試験電圧, v<sub>sw</sub> はスイッ チに印加される電圧である。また, e<sub>on</sub> は素子に流れる電流 に対して発生する瞬時ターンオン損失であり, (8)式で表さ れる。

$$\boldsymbol{e}_{on} = \boldsymbol{k}_{ton1} \boldsymbol{i}_o + \boldsymbol{k}_{ton2} \quad \dots \tag{8}$$

ここで, k<sub>tonl</sub> および k<sub>ton2</sub> はデータシートのスイッチング損失 特性から一次近似して求められる。

図 3 に各相のスイッチにおけるスイッチング損失の発生 期間を示す。図に示すように、各スイッチにおいてスイッ チング損失が発生する期間は負荷電流 *i*。の極性によって異







(b) Control diagram of the matrix converter.





Fig. 2. Equivalent single phase model of the matrix converter for formulating the losses.

なる。たとえば、最大相のスイッチング損失  $P_{sw\_smax}$ は $i_o$ の 極性が正のときに発生する。一方、スイッチに印加される 電E $v_{sw}$ は各スイッチ毎に異なる。全スイッチングパターン が最大相(または最小相)から中間相を経由して最小相(また は最大相)にスイッチングすると仮定した場合、最大相のス イッチに印加される電圧は最大相の電圧 $v_{max}$ と中間相の電 E $v_{mid}$ の差分電E $v_{max\_mid}$ となる。以上より、最大相のスイ ッチング損失 $P_{sw}$ は(9)式で表される。

ここで,積分範囲 x および y は次式となる。

$$x = \omega_o t \tag{10}$$

 $y = \omega_i t \tag{11}$ 

ただし, *a*<sub>i</sub>は入力角周波数である。したがって,最大相の スイッチング損失は(12)式となる。

$$P_{ton\_s\,\text{max}} = \frac{3f_s V_{in}}{2\pi^2 V_s} (2k_{ton1} I_o + k_{ton2} \pi) \quad .....(12)$$

同様に、中間相および最小相のスイッチング損失を計算す ると次式となる。

$$P_{ton\_smid} = \frac{3f_s V_{in}}{\pi^2 V_s} (2k_{ton1} I_o + k_{ton2} \pi) \dots (13)$$

#### 4. シミュレーションと理論式の比較

本章では、3章で導出した式の妥当性を確認するため、損 失シミュレーションを用いて比較する。ここで、表1に損 失計算およびシミュレーションで用いるパラメータを示 す。シミュレーションでは、IGBTのオン電圧特性およびス イッチング損失特性をそれぞれ一次近似して損失解析を行 った。

図 4 に負荷電流の大きさに対する導通損失およびスイッ チング損失の比較結果を示す。シミュレーション結果は点 で,導出した式から求めた結果は実線または点線で示して いる。結果より、シミュレーションと理論式の導通損失の 誤差は0.02%以内となり、導出した導通損失の式の妥当性を 確認できる。一方、負荷電流が20Aの場合、スイッチング 損失はシミュレーションと理論式との誤差が2.4%である。 この誤差の原因は、スイッチングリプルであり、スイッチ ング周波数を増加させると、誤差は小さくなる。

# 5. MOSFET を用いたマトリックスコンバータの 高効率化設計

MC の導通損失およびスイッチング損失を(6),(12),(13) および(14)式を用いて最適化設計し、高効率が得られる MC を試作する。ここで、使用するスイッチング素子は MOSFET(R6046FNZ)であり、表2に MOSFET のパラメータ および実験条件を示す。MOSFET のスイッチング損失は負 荷電流の極性に依存しないため、IGBT スイッチング損失の 2 倍となる。

図 5 に MOSFET を用いた MC の外観を示す。この基板は 主回路以外にも、フィルタキャパシタ、サージ電圧保護回 路、スイッチを駆動するための回路から構成されている。 また、本基板のサイズは、358 mm×155 mm×40 mm である。

図6に誘導性負荷を用いて2kW 試作 MC の動作実験を行った結果を示す。ここで、入力電圧は相電圧を、出力電圧は線間電圧を示す。出力電圧は LPF(カットオフ周波数 1.5 kHz)を通過させた波形である。また、仮想インバータ側の制御に2相変調を適用した。結果より、MC の入力力率はほぼ1.0 に制御されている。また、入力電流 THD は7.4%である。以上より、試作した MC の基本動作を確認できる。

図 7 に負荷に対する損失特性を示す。実験結果とシミュ レーション結果および理論値を比較すると、ほぼ一致して いる。したがって、導出した式の妥当性を確認でき、本損 失定式化手法を適用することで、より少ない試行回数で損 失解析できるため、最適化設計が容易である。

図8にMCのパレートフロントを示す。ここで,MCのパ ワー密度に対する効率の特性を,スイッチング周波数を 6kHzから100kHzまで変化させて取得した。また,出力電 力は2kW一定とし,体積は入力LCフィルタ,スイッチン グ素子およびヒートシンクを考慮している。なお,LCフィ



Fig. 3. Integral period of each switching loss of the matrix converter.

 Table 1. Device parameters and simulation condition to calculate

 the matrix converter losses.





ルタは、カットオフ周波数をスイッチング周波数の 1/10 お よびフィルタキャパシタの電圧リプルを 5%以下と仮定し て設計した。さらに、ヒートシンクは単位体積当たりの冷 却効果(*CSPI*)を 4.0 と仮定<sup>(5)</sup>し、次式により設計した。

$$Vol_{heat} = \frac{1}{CSPI \times R_{th}}$$
(15)

ここで、 $R_{th}$ は熱抵抗であり、デバイスの損失  $P_{loss}$ 、最大 ジャンクション温度  $T_j$ および周囲温度  $T_a$ を用いて次式で表 せられる。

Table 2. Device parameters and experimental conditions.

F	arameters of swit	tch (R6046F	Input line voltage		200 V	
	Rated voltage V <sub>n</sub>		600 V	Output line voltage	2-phase mod.	150 V
	Rated current In		46 A		3-phase mod.	173 V
	On-state voltage characteristic	$k_{con1}(\mathrm{V/A})$	0.08	Output frequency $f_o$		40 Hz
		$k_{con2}$ (V)	0.0	Switching frequency $f_s$		10 kHz
	Turn-on loss characteristic	ktoni (J/A)	0.00005	Load inductance Lo		10 mH
		kton2 (J)	0.0	Input inductance L		2 mH
	Turn-off loss characteristic	ktoff1 (J/A)	0.00005	Filter capacitor C		6.6 µF
		ktoff2 (J)	0.0	Damping resistor R		-
No load loss and snubber loss			10 W	Wire resistance $R_w$		55 mΩ





結果より、スイッチング周波数 60 kHz のときに、最高パ ワー密度で高効率(97.0%)が得られることを確認できる。一 方、スイッチング周波数 10 kHz,出力電力 2.08 kW 時の実 験結果を一点プロットした。ここで、パワー密度は MC 基 板の体積を用いて計算した。その結果、理論計算と比較し て効率はほぼ一致している。しかし、理論計算と実機のパ ワー密度に 12%の誤差がある。これは、実際のスイッチの  $T_j$ の上昇と、計算で許容している  $T_j$ に差異があるためであ る。以上より、MC の損失を定式化することで、試行回数が 多いパレートフロントによる検討を容易に行うことができ る。

## 6. まとめ

本論文では, MC の導通損失およびスイッチング損失を定 式化する手法について提案した。

その結果,導出した式による計算結果とシミュレーション結果を比較し,導通損失の誤差率は0.02%以内と理論式の 妥当性を確認した。一方,スイッチング損失の誤差率は2.4% であり,誤差の原因はスイッチングリプルである。さらに, 導出した式をもとに,効率98%が得られる MC を設計およ び試作し,実験により負荷1.5kW で最高効率97.9%を得た。

今後の課題として, BTB システムを製作し, MC と BTB システムをパレートフロントおよび実験で比較すること で, MC の有効性を効率の観点から検討する。なお,本研究 の一部は平成23年度産業技術研究助成事業の支援を受けて おり,関係各位に感謝の意を表します。



Fig. 6. Steady operation at rated power by the experiment.



Fig. 7. Total loss characteristics comparison among calculation, simulation and experimental result.



Fig. 8. Pareto front of the matrix converter (Rated power = 2kW).

## 文 献

- P. W. Wheeler, J. Rodriguez, J. C. Clare, L. Empringham: "Matrix Converters: A Technology Review" IEEE Transactions on Industry Electronics Vol. 49, No. 2, pp274-288, 2002.
- (2) J. Itoh, T. Iida, A. Odaka:" Realization of High Efficiency AC link Converter System based on AC/AC Direct Conversion Techniques with RB-IGBT" Industrial Electronics Conference, Paris, PF-012149,2006
- (3) R. Moghe, R. P. Kandula, A. Iyer, D. Divan: "Loss comparison between SiC, hybrid Si/SiC, and Si devices in direct AC/AC converters", ECCE2012, pp. 3848-3855 (2012)
- (4) J.Itoh, I.Sato, H.Ohguchi, K,Sato, A.Odaka, N.Eguchi: \[ A Control Method for the Matrix Converter Based on Virtual AC/DC/AC Conversion Using Carrier Comparison Method ] IEEJ Vol.124-D No.5,2004(in Japanese)
- (5) U. DROFENIK, G. LAIMER, J. W. KOLAR: "Theoretical Converter Power Density Limits for Forced Convection Cooling", Proceedings of the International PCIM Europe Conference, Vol., No., pp. 608-619 (2005)