論文誌テンプレート<sup>消さないでください</sup> Ver, 2011, 02, 22

論文

# パレートフロントカーブを用いた PV 用マルチレベルトポロジーの 効率とパワー密度の性能比較

学生員 樫原 有吾\* 正員 伊東 淳一\*

Performance comparison of the efficiency and power density among multilevel converter topologies for a PV inverter by the Pareto-front curve Yugo Kashihara\*, Student Member, Jun-ichi Itoh\*, Member

(20XX 年●月●日受付, 20XX 年●月●日再受付)

The present paper discusses the optimize design method of efficiency and power density for a multilevel converter based on the implementation of system integration of power electronics. The performance of a five-level ANPC inverter is compared with a conventional two-level inverter, a three-level NPC inverter, and a three-level T-type NPC inverter. Within the range of switching frequency of from 1 kHz to 500 kHz, the comparison results indicate that the five-level ANPC inverter achieves the highest efficiency, and the highest power density converter.

**キーワード**:マルチレベル変換器,インバータ,パラメータ設計 **Keywords**: Multilevel converter, Inverter, Parameter design

# 1. はじめに

近年,太陽光(以下 PV)などの新エネルギー発電用システ ムを用いた系統連系システムにおいて,マルチレベル変換 器が注目されている<sup>(1)-(3)</sup>。図1のような系統連系システムに 求められる要求として,低高調波,高力率,連系リアクト ルの小型化などが挙げられる。変換器の出力電圧の高調波 低減,電流応答の高速化の観点から,マルチレベル変換器 は図1のような従来の2レベルの変換器と比較すると,① レベル数nに対し半導体素子の耐圧をn-1分の1に低減でき 低オン抵抗・高速応答の半導体素子を使用できること,② 複数レベルの電圧を出力するため出力電圧の高調波を低減 できること,③1パルス当たりの電圧変動が小さいのでリプ ル電流が小さくリアクトルの体積を低減できることが利点 としてあげられる。これらのマルチレベル変換器の利点は, 系統連系システムの要求を満たしており,系統連系システ ムに適している。

代表的なマルチレベル変換器の回路構成として,ダイオ ードクランプ(以下 DC)方式と,フライングキャパシタ(以下 FC)方式があげられる<sup>(2)(3)</sup>。DC 方式は,ダイオードによって 中性点電圧をクランプすることで複数の電圧レベルを出力 する。しかし、出力レベルに応じて直流キャパシタの電圧 制御が必要になるためバランス回路が別途必要になること が懸念される。FC 方式は、直流リンクコンデンサと FC 電 圧を合成することで複数の電圧レベルを出力する。しかし、 レベル数の増加に伴い、コンデンサが多数必要となる。そ の一方で、先行研究にてそれぞれの方式の問題点を解決す るアクティブ中性点クランプ(ANPC)方式や、スタックドマ ルチセル(SMC)方式などさまざまな回路が提案されており、 従来回路よりも低コスト化、高効率化、小型化などが期待 されている<sup>(4),(5)</sup>。

ある回路トポロジーの電力変換器を小型,高効率に設計 する手法として、シミュレーションを用いる方法が挙げら れる。しかしながら、シミュレーション解析において、電 力変換器の仕様、レベル数、デバイスなどを変更した場合、 その都度シミュレーションモデルを修正する必要がある。 また、損失最小点の検討などの最適設計を目指した場合、 大量のシミュレーション解析が必要となり、最適設計をす ることは困難である。さらに、これまでに複数のマルチレ ベルトポロジーが提案されている一方で、系統連系用など の特定のアプリケーションにおいて、効率やパワー密度と いった電力変換器の性能指標となる複数の要素について比 較検討し、それぞれのマルチレベルトポロジーの特徴を明

 <sup>\*</sup> 長岡技術科学大学 〒940-2188 新潟県長岡市上富岡町 1603-1 Nagaoka University of Technology, 1603-1, Kamitomioka, Nagaoka Niigata, Japan 940-2188

らかにした論文は、著者らの知る限りない。

本論文では、従来回路の2 レベルインバータや3 レベル DC 形インバータ, 3 レベル T-type 中性点クランプ(以下 NPC)形インバータ,5 レベル ANPC 形インバータの効率と パワー密度に着目したパラメータ設計を明らかにする。そ して,系統連系用として各マルチレベルトポロジーを設計 し、効率や体積について、それぞれの回路の特徴を評価す ることを目的とする。これによって、仕様に応じた最適な トポロジーを選択・設計することができる。しかしながら、 電力変換器の効率とパワー密度にはトレードオフの関係が あるため、単純な電力変換器の高効率化を目指した場合、 変換器の体積は大きくなり、高効率と高パワー密度の両立 が難しくなる。そこでパレートフロントを用いて各マルチ レベルトポロジーの性能を比較する。パレートフロントカ ーブはトレードオフとなる2 つのパラメータの限界点を示 す1 つの手法で有り、仕様に対する性能限界点を示すこと ができる<sup>(6), (7), (8)</sup>。この手法を用いて、仕様に対する各マル チレベルトポロジーの性能限界点を明らかにする。

本稿では、まず、PV 用系統連系システムに適用する変換 器と設計手順について説明する。次に、各変換器のパラメ ータ設計について説明する。最後に、PV 用系統連系インバ ータを設計し、パレートフロントによる変換器性能につい て検討する。その結果、5 レベル ANPC インバータが効率、 パワー密度共に最も高い変換器を設計できることがわかっ たので報告する。

## 2. 変換器トポロジーと設計フローチャート

# 〈2・1〉 回路トポロジー

図2に、4つのマルチレベルトポロジーを示す。本論文では、従来の2レベルインバータ、3レベル DC 形インバータ、3レベル ANPC 形インバータ、3レベル ANPC 形インバータ、3レベル ANPC 形インバータの性能について検討する。2レベルインバータは、全てのインバータの基本的な回路である。3レベル DC 形インバータは、直流中点をダイオードでクランプした回路で、産業応用において中電圧アプリケーションに適用されている。3レベル T-type NPC 形インバータは3レベル DC 形インバータのダイオード(D<sub>1</sub>, D<sub>2</sub>)と負荷中点側のスイッチ(S<sub>2</sub>, S<sub>3</sub>)を逆直列に接続された2つのスイッチに置き換えた回路である。5レベル ANPC 形インバータは DC 方式と FC 方式を組み合わせた回路である。

#### 〈2·2〉 設計フローチャート

図3に、マルチレベル変換器の設計フローチャートを示 す。設計フローチャートは、変換器の仕様やデバイスパラ メータを入力とし、変換器を構成する半導体素子、インダ クタ、キャパシタ、ヒートシンクの各パラメータを設計す る。それぞれのパラメータ設計結果から、変換器全体の効 率、体積、パワー密度を導出する。ここで、設計フローチ ャートは、半導体素子、インダクタ、キャパシタは同じ入 カパラメータから設計する。変換器全体のパラメータは4 つの部品を設計した上で導出するため、各部品はどのパー



Output Efficiency & Volume & Power density

Fig.3. Power density and efficiency calculation procedure for

the inverter.

volume)

& selection

トからでも設計できる。

半導体素子の設計パートでは、半導体素子に発生する損 失は入力パラメータを用いて数式により計算する<sup>(5)</sup>。

キャパシタの設計パートでは、入力パラメータ用いてキ ャパシタ容量、リプル電流、電力損失、体積を導出する。 特に、キャパシタの体積は変換器の高パワー密度化に対す る重要な要素となる。キャパシタの体積は製品から体積係 数を導出して計算する<sup>(6)(8)</sup>。

リアクトルの設計部分では、インダクタ、リプル電流、 損失、体積の4 つのパラメータを検討する。特に、インダ クタの体積は変換器の小型化に対して重要な要素である。 インダクタの体積は、Area Product を用いて設計を行なう<sup>(8)</sup>。

ヒートシンクの設計では、先に算出した半導体素子の損 失に基づき、熱抵抗と体積のパラメータについて検討を行 なう。ヒートシンクの体積の見積もりには、CSPI (Cooling System Performance Index)を用いて検討を行なう<sup>(7),(10)</sup>。CSPI は、単位体積当たりの熱抵抗の逆数で、この数値が大きい ほど単位体積当たりの冷却能力が大きいことを示す。

各部品のパラメータ設計から、変換器の総合損失 P<sub>Loss</sub> は (1)式で得ることができる。

 $P_{Loss} = P_{Sw} + P_{Cap} + P_L \tag{1}$ 

ここで、 $P_{Sw}$ は半導体素子の損失、 $P_{Cap}$ はキャパシタの損失、 $P_L$ はインダクタの損失である。

次に、変換器の総合体積 Vol は(2)式にて表せる。

 $Vol = Vol_{SW} + Vol_{Cap} + Vol_{L} + Vol_{H}$ (2)

ここで、 $Vol_{Sw}$ は半導体素子の体積、 $Vol_{Cap}$ はキャパシタの体積、 $Vol_L$ はインダクタの体積、 $Vol_H$ はヒートシンクの体積である。最後に(1)式、(2)式よりパワー密度 $\rho$ は(3)式となる。

P	
$\rho = \frac{-\rho_{ut}}{2}$	(3)
P Vol	$(\mathcal{I})$

ここで、Poutは出力電力である。

## 3. マルチレベル変換器への適用

2章で述べた変換器の設計フローチャートを用いて4つの マルチレベルインバータを設計する。

# 〈3・1〉 半導体素子の損失計算法

本節では半導体素子の損失計算について説明する。半導 体素子に発生する電力損失は以下の条件で計算を行う。

1)負荷電流リプルは無視できる(電流源負荷とみなす)

2)キャパシタのリプル電圧は無視できる(直流電圧源とみ なす)なお,キャパシタのリプル電圧が大きい場合でも, 半導体素子の損失はほとんど変わらないことを損失シ ミュレーションにより確認している<sup>(12)</sup>。

はじめに、半導体素子に発生する損失は(4)式のように表 すことができる。

 $P_{Sw} = P_{con} + P_{switch} + P_{rec} + P_{nloss} \qquad (4)$ 

ここで、 $P_{con}$ は導通損失、 $P_{switching}$ はスイッチング損失、  $P_{rec}$ はリカバリ損失、 $P_{nloss}$ は無負荷損失である。半導体素子 に発生する損失は、導通損失、スイッチング損失、無負荷 損失から構成される。 まず, 導通損失はスイッチ(IGBT, MOSFET)と環流ダイオ ード(FWD)側に発生する損失に分けて考えることができる。 ここで, 半導体素子に流れる正の電流はすべてスイッチ側 に, 負の電流はすべて FWD 側に流れると仮定する。また, MOSFET の場合, オン抵抗が小さければスイッチ側に正負 両方の電流が流れる。しかし, FWD のオン電圧特性を MOSFET と同一に設定することで損失は計算できる。P<sub>con</sub> は, スイッチのオン電圧とスイッチに流れる電流から導出 することができ, それぞれ(5), (6), (7)式にて表せる。

$$P_{con} = \frac{1}{2\pi} \int_{\alpha}^{\beta} v_{on} i_{sw} d\theta \dots (5)$$

 $i_{sw} = \lambda I_m \sin(\theta + \phi) \dots (7)$ 

ここで、 $v_{on}$ はスイッチのオン電圧降下、 $v_0$ はスイッチに 流れる電流が OA の時のオン電圧降下、 $r_{on}$ は半導体素子のオ ン抵抗、 $\lambda$ は変調波、 $I_m$ は負荷電流ピーク値、 $\theta$ は位相角、 $\phi$ は出力の基本波負荷力率角である。また、スイッチのオン 電圧は IGBT を想定し、PN 接合による電圧降下と抵抗分に よる電圧降下として一次近似により表現しているが、 MOSFET の場合は抵抗特性のため、(6)式において  $v_0=0$ とす れば順方向の導通損失を導出できる。

次に,出力周波数 1 周期あたりのスイッチング損失とリ カバリ損失は,スイッチング周波数と素子に印加される電 圧と電流から(8)式と(9)式で導出できる。

$$P_{switch} = \frac{1}{n-1} \frac{E_{dc}}{E_{dcd}I_{md}} (e_{on} + e_{off}) f_c \frac{1}{2\pi} \int_x^y I_m \sin(\theta + \phi) d\theta \dots (8)$$

$$P_{rec} = \frac{1}{n-1} \frac{E_{dc}}{E_{dcd}I_{md}} e_{rr} f_c \frac{1}{2\pi} \int_x^y I_m \sin(\theta + \phi) d\theta \dots (9)$$

ここで, *E*<sub>dc</sub> は直流リンク電圧, *e*<sub>on</sub> はスイッチング1回の ターンオン損失, *e*<sub>off</sub> はスイッチング1回のターンオフ損失, *e*<sub>rr</sub> はリカバリ1回のリカバリ損失, *E*<sub>dcd</sub> 及び*I*<sub>md</sub> はデータシ ート上のターンオン損失, ターンオフ損失, リカバリ損失 の測定条件時の電圧と電流, *f*<sub>c</sub> はキャリア周波数である。

さらに、無負荷損失は、半導体素子の寄生容量により発 生する損失が支配的である。半導体素子に電圧が印加され たとき、半導体素子のドレーン-ソース間の寄生容量が充電 される。そして、寄生容量の電圧が放電されたとき、半導 体素子のオン抵抗に無負荷損失が発生する。無負荷損失 P<sub>21\_nloss</sub>は(10)式で導出することができる。

ここで、 $C_{ds}$ はドレーン-ソース間の寄生容量、 $V_{sw}$ は半導体素子に印加されている電圧である。

3.1.1 2 レベルインバータ(図 2(a))

2 レベルインバータの変調波 $\lambda_{2I}$ は、(11)式で得られる。  $\lambda_{2I} = a \sin \theta$  .....(11)

ここで, a は変調率である。

(5)式と(11)式から、2 レベルインバータの半導体素子のスイッチ側に発生する損失 P<sub>21\_con\_sw</sub>は、(12)式で導出できる。

同様に、2 レベルインバータの半導体素子の FWD 側に発生 する損失 *P*<sub>21\_con\_FWD</sub> は(13)式となる。

$$P_{2I_{-con_{-}FWD}} = \left(\frac{1}{8} - \frac{1}{3\pi}a\cos\phi\right)r_{on}I_{m}^{2} + \left(\frac{1}{2\pi} - \frac{1}{8}a\cos\phi\right)v_{0}I_{m} \dots \dots \dots (13)$$

(8)式と(9)式から、スイッチング損失 P<sub>2L\_switching</sub> とリカバリ 損失 P<sub>2L\_rec</sub>は、(14)式と(15)式で表せる。

$$P_{2I_{-rec}} = \frac{1}{\pi} \frac{E_{dc} I_{m}}{E_{dcd} I_{md}} e_{rr} f_{c}$$
(15)

一方,2レベルインバータの無負荷損失 P<sub>2I\_nloss</sub>は(16)式で 導出することができる。

## 3.1.2 3 レベル DC 形インバータ(図 2(b))

3レベルDC形インバータのパルス発生法にはいくつかの 方法があるが,ここでは最も簡単思われる(17)式で表す変調 波λ<sub>20</sub>を使用する変調方式を検討する。

3 レベル DC 形インバータの各半導体素子に流れる電流は 出力する電圧レベルと出力電圧指令値の極性によって異な る。図 2(b)において、回路の対称性から  $S_1 \ge S_4$ ,  $S_2 \ge S_3$ ,  $D_1 \ge D_2$ に発生する損失は同じであると仮定する。3 レベル DC 形インバータのそれぞれの半導体素子に発生する導通 損失を、2 レベルインバータと同様に(5)式と(17)式から導出 する。まず、 $S_1 \ge S_4$ のスイッチ側に発生する導通損失  $P_{3D\_con\_S1\_SW}$ は(18)式で、FWD 側に発生する導通損失  $P_{3D\_con\_S1\_SW}$ は(19)式で表せる。

$$P_{3D_{-}con_{-}S1_{-}SW} = \frac{a}{2\pi} \left\{ \left[ \frac{1}{6} \cos 2\phi + \frac{2}{3} \cos \phi + \frac{1}{2} \right] r_{on} I_{m}^{2} + \left[ \frac{\pi}{2} \cos \phi - \frac{1}{2} \sin \phi + \frac{\phi}{2} \cos \phi \right] v_{0} I_{m} \right\} \dots (18)$$

$$P_{3D_{-}con_{-}S1_{-}FWD} = \frac{a}{2\pi} \left\{ \left[ 4 \sin^{2} \left( \frac{\phi}{2} \right) - \sin^{2} \phi \right] \frac{r_{on}}{3} I_{m}^{2} - \left[ \sin \phi - \phi \cos \phi \right] \frac{1}{2} v_{0} I_{m} \right\} \dots (19)$$

次に、S<sub>2</sub>とS<sub>3</sub>に発生する損失も同様に、スイッチ側の導 通損失 P<sub>3D\_con\_S2\_sw</sub> は(20)式で、FWD 側の導通損失 P<sub>3D\_con\_S2\_FWD</sub>は(21)式で表すことができる。

最後に、D<sub>1</sub>とD<sub>2</sub>に発生する導通損失 P<sub>3D\_con\_D</sub>は(22)式で 得られる。

$$\begin{split} P_{3D_{-}com_{-}D} &= \left\{ \left[ \frac{\pi}{2} + a \left[ \frac{1}{3} \sin^2 \phi - \frac{4}{3} \sin^2 \left( \frac{\phi}{2} \right) - \frac{1}{6} \cos 2\phi - \frac{2}{3} \cos \phi - \frac{1}{2} \right] \right\} \frac{r_{on} I_m^2}{2\pi} \\ &+ \left\{ 2 + a \left[ \sin \phi - \cos \phi \left( \phi + \frac{\pi}{2} \right) \right] \right\} \frac{v_0 I_m}{2\pi} \end{split}$$

(22) 次に,スイッチング損失に注目する。3 レベル DC 形イン バータの全ての半導体素子は,出力電圧指令値の半周期の 期間のみキャリア周波数でスイッチングを行う。従って,(8) 式と(9)式よりスイッチング損失 P<sub>3D\_switching</sub> とリカバリ損失 P<sub>3D rec</sub>は(23)式,(24)式で表せる。

$$P_{3D\_sswitching} = \frac{1}{2\pi} \frac{E_{dc}I_m}{E_{dcd}I_{md}} (e_{on} + e_{off}) \frac{f_c}{2} \dots (23)$$

$$P_{3D\_rec} = \frac{1}{2\pi} \frac{E_{dc}I_m}{E_{off}I_{$$

また, 同様に 3 レベル DC 形インバータの無負荷損失 P<sub>3D\_nloss</sub> もスイッチング期間を考慮して, (25)式で得ること ができる。

## 3.1.3 3 レベル T-type NPC 形インバータ(図 2(c))

3レベル T-type NPC 形インバータは3レベル DC 形インバ ータの派生回路であり、一部の素子は同じ動作をする。従 って、3レベル T-type NPC 形インバータの変調波え<sub>3TN</sub>も、3 レベル DC 形インバータの変調波と同様に(17)式で得ること ができる。また、図 2(c)において、回路の対称性から S<sub>1</sub>と S<sub>2</sub>に発生する損失は同じであると仮定し、2 レベルインバー タと同様に(5)式と(17)式からそれぞれの半導体素子に発生 する導通損失を導出する。

まず、3 レベル T-type NPC 形インバータの S<sub>1</sub> と S<sub>2</sub> に発生 するスイッチ側の導通損失  $P_{3TN\_con\_S1\_SW}$  と FWD 側の導通損 失  $P_{3TN\_con\_S1\_FWD}$  は、(18)式、(19)式で導出できる。次に、3 レベル T-type NPC 形インバータの S<sub>3</sub>、S<sub>4</sub>のスイッチ側の導 通損失  $P_{3TN\_con\_S3\_SW}$  と FWD 側に発生する導通損失  $P_{3TN\_con\_S3\_FWD}$ は、S<sub>3</sub>、S<sub>4</sub>に流れる電流と3 レベル DC 形イン バータのダイオードに流れる電流が同じであるため、スイ ッチ側、FWD 側に発生する導通損失も同様に(22)式で得る ことができる。

3 レベル T-type NPC 形インバータの半導体素子に印加される電圧は他の同レベルのトポロジーの半導体素子に印加される電圧と異なり、入力電圧と同じ電圧が印加される。 なお、本論文では中性点アームに 2 つの半導体素子を逆直 列に接続しているため、中性点アーム中の素子 1 つに印加 される電圧は入力電圧の 2 分の 1 になる。さらに、各半導 体素子のスイッチング期間は、 $S_1 \ge S_2$ は出力電圧指令値の 半周期の期間にキャリア周波数でスイッチングを行い、一 方で、 $S_3 \ge S_4$ は出力電圧指令値の一周期の期間にスイッチ ングをする。以上を考慮して(8)式と(9)式から、3 レベル T-type NPC 形インバータの  $S_1 \ge S_2$ のスイッチング損失  $P_{3TN_switching_{S1}}$ は(26)式で、リカバリ損失  $P_{3TN_rec_{S1}}$ は(27)式で 導出することができる。

$P_{3TN\_switching\_S1} = \frac{1}{\pi} \frac{E_{dc} I_m}{E_{dcd} I_{md}} (e_{on} + e_{off}) \frac{f_c}{2} \dots (2)$	6)
$P_{3TN\_rec\_S1} = \frac{1}{\pi} \frac{E_{dc} I_m}{E_{dcd} I_{md}} e_{rr} \frac{f_c}{2} \dots (2$	7)

一方で,3 レベル T-type NPC 形インバータの S<sub>3</sub> と S<sub>4</sub>のス イッチング損失 P<sub>3TN\_switching\_S3</sub> とリカバリ損失 P<sub>3TN\_rec\_S3</sub> はス イッチング期間に注意して(28)式,(29)式で導出することが できる。

$$P_{3TN\_switching\_S3} = \frac{1}{2\pi} \frac{E_{dc}I_m}{E_{dcd}I_{md}} (e_{on} + e_{off}) f_c \dots (28)$$

$$P_{3TN\_rec\_S3} = \frac{1}{2\pi} \frac{E_{dc}I_m}{E_{dcd}I_{md}} e_{rr} f_c \dots (29)$$

無負荷損失についても、各半導体素子のスイッチング期間を考慮して、3 レベル T-type NPC 形インバータの  $S_1 \ge S_2$  に発生する無負荷損失  $P_{3TN_nloss_S1}$ は(25)式で、 $S_3 \ge S_4$ の発生 する無負荷損失  $P_{3TN_nloss_S3}$ は(16)式で導出することができる。

#### 3.1.4 5 レベル ANPC 形インバータ(図 2(d))

5 レベル ANPC 形インバータの回路中の半導体素子は 2 つの異なるスイッチング周波数で動作する。そのため、2つ のCellに分けて損失計算式を導出する。まず、5 レベル ANPC 形インバータの変調波 $\lambda_{5A}$ は、3 レベル DC 形インバータの 変調波と同様に(17)式で得られる。また、図 2(d)において、 回路の対称性から  $S_1$ - $S_4$ 、 $S_5 と S_8$ 、 $S_6 と S_7$ に発生する損失は 同じであると仮定し、2 レベルインバータと同様に(5)式と (17)式からそれぞれの半導体素子に発生する導通損失を導 出する。まず、Cell1の半導体素子のスイッチ側に発生する 導通損失  $P_{5A\_con\_Cell1\_SW}$ は(30)式で、FWD 側に発生する導通 損失  $P_{5A\_con\_Cell1\_SW}$ は(31)式で導出できる。

$$P_{5A_{-}con_{-}Cell_{-}sw} = \frac{1}{2\pi} \left( \left[ \frac{1}{4} \sin 2\phi - \frac{1}{2}\phi + \frac{4}{3}a\cos\phi \right] r_{on}I_{m}^{2} + \left[ 1 - \pi\cos\phi \left( 1 + \frac{1}{2}a \right) \right] v_{0}I_{m} \right) + \left[ 1 - \pi\cos\phi \left( 1 + \frac{1}{2}a \right) \right] v_{0}I_{m} \right)$$

$$P_{5A_{-}con_{-}Cell_{-}FWD} = \frac{1}{2\pi} \left( \left[ -\frac{1}{4}\sin 2\phi + \frac{1}{2}\phi - \frac{4}{3}a\cos\phi + \frac{\pi}{2} \right] r_{on}I_{m}^{2} + \left[ 1 + \pi\cos\phi \left( 1 - \frac{1}{2}a \right) \right] v_{0}I_{m} \right)$$
...(31)

Cell2の半導体素子において、 $S_5 \ge S_7$ は出力電圧指令値が 正の時ターンオン、 $S_6 \ge S_8$ は出力電圧指令値が負の時ター ンオンする。しかしながら、それぞれの半導体素子に流れ る電流は異なる。そのため、 $S_5 \ge S_8$ 、 $S_6 \ge S_7$ の損失は同じ になる。従って、 $S_5 \ge S_8$ のスイッチ側に発生する損失  $P_{5A\_con\_Cell2\_swA}$  と FWD 側に発生する損失  $P_{5A\_con\_Cell2\_FWDA}$  は (32)式と(33)式で導出することができる。

P<sub>5A\_con\_Cell2\_swB</sub>とFWD 側に発生する損失 P<sub>5A\_con\_Cell2\_FWDB</sub>は (34)式と(35)式で導出できる。

$$P_{SA_{-}con_{-}Cell2_{-}sveB} = \frac{1}{2\pi} \left[ \left[ \left( \frac{\pi}{2} + \frac{\phi}{2} - \frac{1}{4} \sin 2\phi \right) + a \left( \frac{1}{6} \cos 2\phi + \frac{2}{3} \cos \phi + \frac{1}{2} \right) \right] r_{on} I_{m}^{-2} + \left[ (\cos \phi + 1) - a \left( \frac{\pi}{2} \cos \phi - \frac{1}{2} \sin \phi + \frac{1}{2} \phi \cos \phi \right) \right] v_{0} I_{m} \right]$$

$$(34)$$

$$P_{SA_{-}con_{-}Cell2_{-}FWDB} = \frac{1}{2\pi} \left[ \left[ \left( \frac{\phi}{2} - \frac{1}{4} \sin 2\phi \right) + a \left( \frac{1}{6} \cos 2\phi - \frac{2}{3} \cos \phi + \frac{1}{2} \right) \right] r_{on} I_{m}^{-2} + \left[ -1 + \cos \phi - \frac{1}{2} a (\sin \phi - \phi \cos \phi) \right] v_{0} I_{m} \right]$$

$$(35)$$

5 レベル ANPC 形インバータの Cell1 の半導体素子は出力 電圧指令値一周期の期間キャリア周波数でスイッチングを 行う。すなわち、Cell1 のスイッチング損失  $P_{5A\_switching\_Cell1}$ とリカバリ損失  $P_{5A\_rec\_Cell1}$  は(36)式と(37)式で得ることがで きる。

$$P_{SA\_switching\_Cell} = \frac{1}{4\pi} \frac{E_{dc}I_m}{E_{dcd}I_{md}} (e_{on} + e_{off}) f_c \qquad (36)$$

$$P_{SA\_rec\_Cell} = \frac{1}{4\pi} \frac{E_{dc}I_m}{E_{dcd}I_{md}} e_{rr} f_c \qquad (37)$$

また, Cell1 の無負荷損失 P<sub>5A\_nloss\_Cell1</sub> はスイッチング期間 を考慮して, 2 レベルインバータの場合と同様に(16)式で導 出することができる。一方で, 5 レベル ANPC 形インバータ の Cell2 の半導体素子は出力周波数と同じ周波数でスイッチ ングを行うため,スイッチング損失,リカバリ損失,無負 荷損失がほとんど発生しないため無視できる。

以上,ここまで述べたこれらの損失計算式で求めた結果 は損失シミュレーションの値と 0.1%以下で一致しており, 導出した式の妥当性は検証されている<sup>(11)</sup>。

#### 3.1.5 実験による損失計算式の妥当性の検証

ここまでに求めた損失計算式の妥当性を検証するため,5 レベル ANPC 形インバータを例に取り,実機の損失及び効 率測定結果と計算結果を比較する。図4に3相10kW5レベ ル ANPC 形インバータの試作機を,表1と表2に実験条件 を示す。本節では,試作機の動作確認とこれまでに説明し た損失計算式の妥当性の確認を行う。

図 5 に 8.8 kW 負荷時の 3 相 5 レベル ANPC 形インバータ の動作波形を示す。出力電流は出力電流ひずみなしの正弦 波が、フライングキャパシタは入力電圧 350 V の 4 分の 1 の 87.5 V が得られている。線間 9 レベルの電圧波形が出力 されており、5 レベル ANPC 形インバータの動作を確認でき る。

図6に、5レベルANPC形インバータの損失計算式による 損失計算値と実験による損失測定値を、負荷を変化させて 比較した結果を示す。計算結果には、3.1.4節で示した半導 体の損失に加え、キャパシタの等価直列抵抗による損失も 加味している。なお、実験結果には変換器のみの損失につ いて検討しておりインダクタの損失は考慮していない。ま た、試作機の定格を10 kW としているが実験設備の都合に より, 8.8 kW までの実験結果を示している。損失の計算値 と実験値の誤差は 8.8kW 時において 1%となっている。

図7に5レベル ANPC 形インバータの損失計算式による 効率計算値と実験による効率測定値を,負荷を変化させて 比較した結果を示す。効率の計算値と実験値の誤差は8.8 kW 負荷時において0.01%となっており,計算値と実験値が よく一致することを確認した。また,軽負荷時も無負荷損 失を考慮することにより,定格の1/10の出力でもよく一致 している。以上から,本節で述べた損失計算法が有効であ ることが言える。

# 〈3・2〉 ヒートシンク設計法

ヒートシンクの設計は, Cooling System Performance Index (以下 CSPI)に基づいて行う<sup>(7),(10)</sup>。CSPI は単位体積当たりの 熱抵抗の逆数で(38)式で導出することができる。この値が大 きいほど冷却能力が高いことを意味する。CSPI は自然空冷 では 1~4, 強制空冷で 5~10 程度である。また CSPI を任意に 定めれば, ヒートシンクの体積が求められる。

$$CSPI = \frac{1}{R_{lib(s-a)} Vol_{H}}$$
(38)

ここで,  $R_{th(s-a)}$ はヒートシンク-大気間の熱抵抗[C/W],  $Vol_H$ はヒートシンクの体積[dm<sup>3</sup>]である。

電力変換器に要求されるヒートシンクの熱抵抗は(39)式 で導出することができる。

ここで,  $T_j$ はチップのジャンクション温度[ $\mathbb{C}$ ],  $T_a$ は周囲 温度[ $\mathbb{C}$ ],  $R_{th(j-s)}$ はジャンクション-ヒートシンク間の熱抵抗 [ $\mathbb{C}$ /W]である。

#### 〈3・3〉 キャパシタ設計法

#### 3.3.1 キャパシタの容量

変換器の直流リンクにおける直流平滑キャパシタの設計 法について説明する。キャパシタ容量設計は、出力電流の リプルを無視できると仮定して導出する。Fig.2(a)の 2 レベ ルインバータの直流平滑キャパシタ C<sub>1</sub>の容量 C<sub>DCSC\_21</sub>は、 キャパシタのリプル電圧から(40)式で導出できる。

ここで、 $\Delta v_{cn}$ は直流リンクキャパシタのリプル電圧、 $V_m$ は出力電圧ピーク値、 $\omega$ は出力角周波数である。

一方で、3 レベル DC 形インバータ、3 レベル T-type NPC 形インバータ、5 レベル ANPC 形インバータは、マルチレベ ル電圧の出力に直流中点電位を使用するため、直流リンク に 2 つの直流平滑キャパシタを直列に接続する。それぞれ の回路の直流平滑キャパシタの容量 *C<sub>DCSC</sub>* は同じ設計式で 導出することができ、中点電位の変動から(41)式となる。

$$C_{DCSC} = \frac{V_m}{2\omega\Delta V_{cn}E_{dc}} I_m \left(\sqrt{3} - \frac{\pi}{3}\right) \dots (41)$$

5 レベル ANPC 形インバータのフライングキャパシタの 容量 *C<sub>FC</sub>*はキャパシタに流れる電圧,リプル電圧,フライン グキャパシタ電圧の充電もしくは放電時間の時間積から導



Fig.4 A five- level ANPC inverter. Table 1 Experimental condition.

Rated powe	er	10 kW		Output frequency	50 Hz	
Input voltag	ge	350 V		Output voltage	200 V	
Carrier freq	uency	20 kHz		Output current	29 A	
Switching	ANDC	Cell1 MOSFET:IRFP4668pBF(IR)				
device	ANFC	Cell2 M		MOSFET:IXFB170N30P(IXYS)		
Elving appositor		EEUEE2C331 (Panasonic)				
Flying capa	icitor	330 µF, 1250		mA, 200 V, 2 parallel	connection	
DC smoothing		ESMQ251VSN182MA45S (Nippon chemi-con)				
capacitor 1800 µF, 4550mA, 250 V, 2 parallel connectio			connection			

## Table 2 Device parameters

	(a) IRF	P4668pBF		
MOSFET:IRFP	4668pBF(IR)			
V <sub>DSS</sub>	200 V	ID	130 A	
R <sub>DS</sub>	8 mΩ (typ.)	V <sub>F</sub>	1.3 V (Max.)	
t <sub>r</sub>	41 ns	trr	130 ns	
t <sub>f</sub>	74 ns			
	(b) IXF	B170N30P		
MOSFET:IXFB170N30P(IXYS)				
V <sub>DSS</sub>	300 V	ID	170 A	
R <sub>DS</sub>	18 mΩ (Max.)	V <sub>F</sub>	1.3 V (Max.)	
R <sub>DS</sub> t <sub>r</sub>	18 mΩ (Max.) 29 ns	V <sub>F</sub> trr	1.3 V (Max.) 200 ns	







Fig.6. Loss of ANPC inverter.

出することができ,(42)式となる。

 $C_{FC} = \frac{I_m T}{8\Delta v_{FC}} \frac{E_{dc}}{V_m} \dots \tag{42}$ 

ここで,Tはキャリア周期, $\Delta v_{FC}$ は直流リンクキャパシタのリプル電圧である。

#### 3.3.2 キャパシタの損失計算法

キャパシタの損失  $P_{Cap}$ は、キャパシタの等価直列抵抗(以下 ESR)に発生する。 $P_{Cap}$ は、キャパシタに流れる電流より(43式で計算できる<sup>(6)</sup>。

ここで, *I<sub>rms\_Cap</sub>*はキャパシタに流れるリプル電流実効値, *R<sub>ESR</sub>*はキャパシタの ESR である。キャパシタは許容リプル 電流が決められているため, *I<sub>rms\_Cap</sub>*はキャパシタの選定の際 にも重要となる。スイッチング周波数帯のリプル電流実効 値は非線形であるため,一般解を得ることは困難であり, また複雑な式は実用的でない。フライングキャパシタの電 流は,負荷力率と変調率の関数となり,これらは無次元で あることに着目して,電流実効値係数 *K<sub>cf</sub>*を導入し,(44)式 にて,電流実効値を求める。

 $I_{ms\_Cap} = K_{cf} I_m \tag{44}$ 

電流実効値係数 K<sub>cf</sub>は正規化したシミュレーションによ

り、リプル電流実効値、負荷力率と変調率の関係を求める。  $K_{cf}$ は無次元の係数のため、定格電圧や電流、周波数に寄ら ず使用できる。

図8に電流実効値係数 $K_{cf}$ の変化を示す。 $K_{cf}$ は、変調率aと負荷力率角 $\varphi$ によって決定される。また、図8より、変調 率aが 0.5 から 0.6 のとき、 $K_{cf}$ は最大 0.65 となる。従って、  $K_{cf}$ =0.65 として、設計しておけばよい。

# 3.3.3 キャパシタの体積計算法

本節ではキャパシタの体積計算法について説明する。キャパシタの体積は、メーカの製品シリーズから選定する。

#### 1)フィルムコンデンサ

フィルムコンデンサの体積 VolcF はエネルギー密度に比例 するので(45)式で導出することができる<sup>(7)</sup>。

 $Vol_{CF} = \gamma_{VolCF}^{-1} \frac{1}{2} C_F U_o^2 \dots (45)$ 

ここで $\gamma^{-1}_{VolCF}$ はフィルムコンデンサの体積係数,  $C_F$ はフィルムコンデンサの容量,  $U_o$ はコンデンサの印加電圧である。

#### 2)電解コンデンサ

電解コンデンサの体積 *Vol<sub>CE</sub>*は,電解コンデンサのリプル 電流実効値に比例し, (46)式で表せる<sup>(7)</sup>。

 $Vol_{CE} = \gamma_{VolCE}^{-1} I_{C,RMS} \dots (46)$ 

ここで、 $\dot{\gamma}^{1}_{VolCE}$ は電解コンデンサの体積係数、 $I_{C,RMS}$ は電解コンデンサに流れる電流リプル実効値である。

# <3·4>リアクトルの設計<sup>(9)</sup>

インダクタのリプル電流 $\Delta I$ を規定すれば,2 レベルインバ ータのインダクタ  $L_{2L}$ は(47)式で, n レベルインバータの連 系インダクタ  $L_M$ は(48)式で求められる。







$$L_{M} = \frac{E_{dc} - \sqrt{3}V_{m}}{(n-1)\Delta I} \left(\sqrt{3} \frac{V_{m}}{E_{dc}} - \frac{1}{2}\right) T \dots (48)$$

インダクタの体積 *Vol*<sub>L</sub>は, Area Product<sup>(9)</sup>を用いて検討を 行い, (49)式で決定できる。

ここで、 $K_V$ はコアの形状から決定される定数、Wはリア クトルに蓄積されるエネルギー、 $K_u$ は窓の線積率、 $B_m$ はコ アの最大磁束密度、 $J_w$ は巻き線の電流密度である。インダ クタの損失  $P_L$ は(50)式で計算できる。

ここで, *R<sub>W</sub>*はインダクタの巻線の抵抗である。ここで, 本論文ではインダクタの損失はリアクトルの銅損のみを考 慮しており,鉄損については無視している。

# 4. モデルベースの変換器の性能比較

本章では、これまでに述べたマルチレベル変換器の性能 について検討する。表3と表4の仕様に基づいて、3相10kW を定格として各変換器を設計し、定格運転時における損失 を計算する。2 レベルインバータに 600V 耐圧の半導体素子 を、3 レベル DC 形インバータに、300V 耐圧の半導体素子 を、T-type NPC 形インバータに 300V 耐圧と 600V 耐圧の半 導体素子を、5 レベル ANPC 形インバータに 200V 耐圧と 300V 耐圧の素子を使用している。また、ANPC 形インバー タにおいてフライングキャパシタのリプル電圧を 30%とし て設計を行う。これは、先行研究にて、フライングキャパ シタの許容リプル電圧を十分な余裕を持って設計しても変 換器の損失や出力電流ひずみ率にほとんど影響がない<sup>(12)</sup>。 さらに、リプル電圧の許容量を大きくすることでキャパシ タ容量を小さく設計できることから、許容リプル電流が大 きいフィルムコンデンサを使用することができる。そこで、 5 レベル ANPC 形インバータのフライングキャパシタには、 電解コンデンサとフィルムコンデンサの 2 種類のコンデン サを用いて、性能を評価する。

図9は、4つのマルチレベルインバータの定格出力時 (10kW)の損失及び効率である。図 9 より、変換器のレベル 数に対して,損失が低減していることがわかる。各変換器 の損失内訳を見ると、半導体素子の導通損失、インダクタ の損失が支配的な損失となっていることがわかる。なおこ こでは、インダクタの損失は、銅損のみとし鉄損は考慮し ていない。また,3 レベル DC 形インバータと3 レベル T-type NPC 形インバータの損失に注目すると、3 レベル T-type NPC 形インバータの損失が大きい。これは、3 レベル T-type NPC 形インバータは、電流の通過素子数が同レベルのトポロジ ーよりも少ない反面、上下アームに使用している半導体素 子の素子耐圧が2 レベルインバータと同じ耐圧になる。そ のため, デバイスの仕様は, 2 レベルインバータと同じにな り、低耐圧の素子を使用できるのは中性点アームの半導体 素子部分のみとなる。このことから、高効率化の観点から、 3 レベル T-type NPC 形インバータよりも, 3 レベル DC 形イ ンバータの方が損失の低減効果が高いことがいえる。

図10に表2の条件を用いてインダクタを含めた各変換器 の体積比較を行なった結果を示す。変換器の内訳を見ると インダクタとヒートシンクの体積がレベル数に応じて小型 (ANPC インバータのインダクタの体積は2 レベルインバー タの1/4,3 レベルインバータの1/2)にできることがわかる。 また、変換器の体積は、フライングキャパシタにフィルム コンデンサを使用した5 レベル ANPC 形インバータが最も 体積が小さく、その一方で、フライングキャパシタに電解 コンデンサを使用した5 レベル ANPC 形インバータが最も 体積が大きい変換器であることがわかる。

まず,2つの ANPC 形インバータの体積に注目する。表2 より,ANPC 形インバータのフライングキャパシタはリプル 電圧を30%として設計している。そのため、キャパシタの 容量を小さくできる。また、フライングキャパシタには、 電解コンデンサとフィルムコンデンサの2種類のコンデン サを用いている。電解コンデンサは単位体積当たりのエネ ルギー密度が高く、一方で許容リプル電流が小さい。フィ ルムコンデンサは、単位体積当たりのエネルギー密度が小 Table 3 the converter specification of the PV system and devices.

D ( 1		10137		0	50 II	
Rated power		10 kW		Output frequency	50 HZ	
Input voltag	Input voltage			Output voltage	200 V	
				Output current	29 A	
	2-level	-	MOSFET:IRFP4668pBF(IR)			
	DC	-	MOSFET(S1,S2):IXFB170N30P(IXYS)			
Switching	T-type	Cell1 MOSFET:IXFB170N30P(IXYS)			(YS)	
device	NPC	Cell2	IGBT:1MBH50D-060S (Fuji Electric)			
	ANPC	Cell1	MOSFET:IRFP4668pBF(IR)			
		Cell2	MOSFET:IXFB170N30P(IXYS)			
Heatsink		CSPI 10				
	Electroly	LXS series (Nippon chemi-con)				
	-tic	13500 µF, 23.4 A, 315 V, 5 parallel connection				
Flying	capacitor	Ripple Voltage 30 %				
capacitor	Eilm	TACD series (Nippon chemi-con)				
	Filli	3.3 µF-88 µF, 22.5 A, 315 V, 4 parallel connection				
capacitor		Ripple Voltage 30 %				
DC amonth	DC		LXS series (Nippon chemi-con)			
DC smooth	ing	9000 µF, 17.9 A, 400 V 5 parallel connection				
capacitor	capacitor		Ripple Voltage 5 %			
		Ripple Current		5%		
		Constant value			17.9	
Inductor		Window utilization factor			0.5	
			Flux density			
		current density			5.7A/mm <sup>2</sup>	

#### Table 4 Device parameters

	(a) IRF	P4668pBF				
MOSFET:IRFP4668pBF(IR)						
V <sub>DSS</sub>	200 V	ID	130 A			
R <sub>DS</sub>	8 mΩ (typ.)	V <sub>F</sub>	1.3 V (Max.)			
t <sub>r</sub>	41 ns	trr	130 ns			
t <sub>f</sub>	74 ns					
	(b) IXFB170N30P					
MOSFET:IXFE	MOSFET:IXFB170N30P(IXYS)					
VDEE	200 1/	-	170.4			
1088	300 V	I <sub>D</sub>	170 A			
R <sub>DS</sub>	$18 \mathrm{m}\Omega$ (Max.)	I <sub>D</sub> V <sub>F</sub>	1/0 A 1.3 V (Max.)			
R <sub>DS</sub> t <sub>r</sub>	$\frac{18 \text{ m}\Omega \text{ (Max.)}}{29 \text{ ns}}$	ID           VF           trr	1/0 A 1.3 V (Max.) 200 ns			
R <sub>DS</sub> t <sub>r</sub> t <sub>f</sub>	300 v           18 mΩ (Max.)           29 ns           16 ns	ID           VF           trr	170 A 1.3 V (Max.) 200 ns			
$R_{DS}$ $t_r$ $t_f$		ID VF trr B132N50P3	1/0 A 1.3 V (Max.) 200 ns			

1XFB132N50	P3(IXYS)		
V <sub>DSS</sub>	500 V	ID	132 A
R <sub>DS</sub>	39 mΩ (Max.)	V <sub>F</sub>	1.5 V (Max.)
t <sub>r</sub>	9 ns	trr	250 ns
t <sub>f</sub>	8 ns		



Fig.9. Loss comparison among the inverter topologies.

さい反面,許容リプル電流が大きい。フライングキャパシ タにフィルムコンデンサを使用した 5 レベル ANPC 形イン バータは表 2 の仕様とフィルムコンデンサの長所が一致し ていることから,部品点数が多くても全体の体積が低減で きている。一方で,フライングキャパシタに電解コンデン サを使用した 5 レベル ANPC 形インバータは,許容リプル 電圧を大きくしても,電解コンデンサ 1 つ当たりの許容リ プル電流は小さいため,仕様のリプル電流を満たすために 電解コンデンサの並列数が多くなる。その結果,インダク タやヒートシンクの体積が低減されても,フライングキャ パシタの体積の方が大きくなり,結果として小型化には寄 与しない。従って,体積及び大容量化の観点から,5 レベル ANPC 形インバータのフライングキャパシタにはフィルム コンデンサの使用が適切である。

次に,2 つの3 レベルインバータに注目する。3 レベル DC形インバータと3 レベル T-type NPC 形インバータの体積 は,損失の解析結果と異なり,3 レベル DC 形インバータの 体積が大きい。これは,素子1 つ当たりの損失は,3 レベル DC 形インバータは小さく,3 レベル T-type NPC 形インバー タは大きい。しかしながら,1 相当たりの半導体素子数は, 3 レベル DC 形インバータの方が大きいため,ヒートシンク の数が多くなる。その結果,3 レベル DC 形インバータの体 積は3 レベル T-type NPC 形インバータの体積よりも大きく なる。

図 11 にスイッチング周波数を1 kHz から 500 kHz まで変 化させた時の各変換器のパレートフロントカーブを示す。 ここで、フライングキャパシタにフィルムコンデンサを使 用した 5 レベル ANPC 形インバータはスイッチング周波数 を5 kHz から 500 kHz まで変化させている。また、表5 に各 変換器のパレートフロントカーブにおいて、パワー密度が 最大になる点のスイッチング周波数と効率とパワー密度を 示す。2 レベルインバータのパレートフロントカーブを基準 とするとレベル数に比例してパレートフロントカーブの効 率とパワー密度の最大点が高くなっていることがわかる。

2つの3レベルインバータにおいて、2レベルインバータ のパレートフロントカーブと比較すると、3レベル DC 形イ ンバータは効率が、3レベル T-type NPC 形インバータはパ ワー密度がそれぞれ高いことがわかる。これは、3レベル DC 形インバータは、2レベルインバータよりも低耐圧で低 オン抵抗な半導体素子を使用できることから、変換器の損 失を低減効果が大きく高効率化を達成できる反面、回路構 成素子数が多いためパワー密度が低くなる。また、3レベル T-type NPC 形インバータは、一部のデバイスの選定条件が 2 レベルインバータと同じになる反面、3レベル DC 形インバ ータよりも回路構成素子数が少ないため、高パワー密度を 達成できる。

さらに、5 レベル ANPC インバータは、2 レベル、3 レベ ルインバータよりも低耐圧の半導体素子を使用できるため 高効率を達成している。また、部品点数が低レベルのイン バータよりも多くなっても、半導体素子 1 つ当たりの損失 も小さいため、ヒートシンクの体積が小さくでき、効率、 パワー密度両方のパラメータを向上できる。また、5 レベル ANPC 形インバータにおいてフライングキャパシタの電圧 リプルを大きく設定し、フィルムコンデンサを使うことに より、表 2 の仕様ではフライングキャパシタに電解コンデ



Fig.10. Volume analysis of the inverter topologies.



Fig.11. Pareto front curve of the inverter topologies.

ンサを仕様したときよりもパワー密度を最大 1.5 倍(スイッ チング周波数が同じ場合)向上できる。

それぞれの結果から、5 レベル ANPC 形インバータが最も 高効率な変換器を設計可能であることがわかった。

## 5. 結論

本論文では、数式を用いたマルチレベル変換器のパラメ ータ設計法を提案した。そして、パラメータ設計法を用い て PV システム用系統連系インバータを設計し、パレートフ ロントによる変換器性能について検討した。その結果、5 レ ベル ANPC 形インバータが最も高効率、高パワー密度な変 換器を設計可能であることがわかった。

# 文 献

- (1) Lin Ma, Tamas Kerekes, Remus Teodorescu, Xinmin Jin, Dan Floricau, Marco Liserre : <sup>[</sup>The High Efficiency Transformer-less PV Inverter Topologies Derived From NPC Topology], EPE 2009-Barcelona, pp.1-10 (2009)
- (2) A. Nabae, I. Takahashi, H. Akagi, "A new neutral-point-clamped PWM inverter", IEEE Trans.Industry Applications, Vol.IA-17, 1981, pp.518-523.
- (3) F. Z. Peng : "A Generalized Multilevel Inverter Topology with Self Voltage Balancing", IEEE Transactions on industry applications, Vol.37, No.2, pp. 2024-2031 (2001)
- (4) Barbosa, P.; Steimer, P.; etc: "Active Neutral-point-Clamped Multilevel Converter", Power Electronics Specialists Conference, 2005. PESC '05. IEEE 36th16-16 June 2005 Page(s):2296 – 2301
- (5) Gateau, G., Meynard, T.A., Foch, H.: "Stacked multilcell converter (SMC) : properties and design", Power Electronics Specialists Conference (2001), 2001, IEEE 32nd Annual
- (6) Y. Kashihara, J. Itoh: "Parametric design of a Five-level Active NPC inverter", IEEJ Trans. D, Vol. 131, No. 12, pp. 1383-1392 (2011) 樫原有吾, 伊東淳一:「5 レベルアクティブ NPC インバータのパラ メータ設計」, 電学論 D, Vol. 131, No. 12, pp. 1383-1392 (2011)
- (7) J. W. Kolar, J Biela and J. Miniböck : Exploring the Pareto Front of Multi -Objective Single-Phase PFC Rectifier Design Optimization -99.2% Efficiency vs. 7kW/dm<sup>3</sup> Power Density, the 2009 IEEE International Power Electronics and Motion, Wuhan, China (2009)
- (8) Kolar, J.W., Drofenik, U., Biela, J., Heldwein, M.L., Ertl, H., Friedli, T., and Round, S.D., "PWM Converter Power Density Barriers," Proceedings of the 4th Power Conversion Conference (PCC'07), Nagoya, Japan, April 2
   - 5; furthermore published in condensed form in IEEJ Transactions on Industry Applications, No. 4, pp. 468 - 480.
- (9) Wm. T. Mclyman: "Transformer and inductor design handbook", Marcel Dekker Inc. (2004)
- (10) Drofenik, U., Laimer, G., Kolar, J. W., "Theoretical Converter Power Density Limits for Forced Convection Cooling", Proceedings of the International Power Conversion Intelligent Motion (PCIM) Europe 2005 Conference, Nuremberg, Germany, June 7 - 9, pp. 608 - 619 (2005).
- (11)Y. Kashihara, J. Itoh: "Parametric design of a Five-level Active NPC inverter", SPC-10-025 (2009) (in Japanese) 樫原有吾, 伊東淳一:「アクティブ中性点クランプ形マルチレベルイ ンバータの損失に関する一考察」, SPC 京都, SPC-10-025 (2009)
- (12) Y. Kashihara, J. Itoh: "A Consideration about Parameters Design of Efficiency and Volume of Multilevel Converter for a PV System", JIASC, No. 1-23 (2012) (in Japanese)
   樫原有吾, 伊東淳一: 「PV 用マルチレベル変換器の効率と体積に注

目したパラメータ設計法に関する一考察」, 平成 24 年電気学会産業 応用部門大会, No. 1-23 (2012)



(学生員) 1986 年 3 月 24 日生まれ。2011 年 3 月長岡技術科学大学院工学研究科修士課程電 気電子情報工学専攻修了。同年 4 月同大学大学 院工学研究科博士後期課程エネルギー環境工 学専攻に進学。主に電力変換回路に関する研究 に従事。



(正員)1972年1月6日生まれ。1996年3月, 長岡技術科学大学大学院工学研究科修士課程 修了。同年4月,富士電機(株)入社。2004年 4月,長岡技術科学大学電気系准教授。現在に 至る。主に電力変換回路,電動機制御の研究に 従事。博士(工学)(長岡技術科学大学)。2007 年第63回電気学術振興賞進歩賞受賞。2010年 Takahashi Isao Award (IPEC Sapporo),第58回

電気科学技術奨励賞,2012 年インテリジェントコスモス奨励賞, 2013 ECCE-Asia Third Paper Prize,受賞。IEEE,自動車技術会会員。