# 系統定常時のスイッチング損失を低減可能な 常時インバータ式 UPS 用 AC-AC 変換器の波形改善法

米田 一己\* 高橋 広樹 伊東淳一(長岡技術科学大学)

# Improvement of output waveform of the AC-AC converter for On-line UPS that reduces steady state switching loss Kazuki Yoneda\*, Hiroki Takahashi, Jun-ichi Itoh (Nagaoka University of Technology)

This paper proposes an AC-AC converter which consists of T-type three-level rectifier and inverter, for an on-line UPS. The switching loss of the proposed AC-AC converter is drastically reduced because the proposed converter is driven at a very low switching frequency which is six times of a grid frequency. The proposed circuit can achieve not only high efficiency, but also short instantaneous interruption time. However, the waveform of input currents has ringing; moreover, the waveform of output voltages has surges. In addition, an experimental verification is not confirmed when the grid condition is not stable. In this paper, an advanced control method and a modification of main circuit are described. These methods improve the input current and the output voltage waveforms. Additionally, the boost mode for voltage dip compensation is described. Finally, operations of proposed method are confirmed by simulation.

キーワード:無停電電源装置,瞬時電圧低下,AC-AC 変換 (Uninterruptible Power Supply, Voltage dip, AC-AC Converter)

# 1. はじめに

近年,多くのサーバルーム,工場のラインにおいて無停 電電源装置(UPS)の需要が高まっている<sup>(1)</sup>。UPSを用いる ことで電源の安定性が向上し,瞬時停電による損害を回避 できる。

図1(a)に常時商用給電方式,図1(b)に常時インバータ給電 方式のUPS用回路を示す。UPSは停電時のみ動作する常時 商用給電方式と常に動作する常時インバータ給電方式に大 別される。常時商用給電方式は,系統定常時の電流経路が ACスイッチのみなので損失が低いという利点がある。しか し,停電時に負荷電圧が数msの間瞬断する問題がある<sup>(2)</sup>。

これに対し、常時インバータ給電方式は常に定電圧定周 波数の電力を供給するため、停電時においても瞬断が発生 しない<sup>(2)</sup>。しかし、常時インバータ給電方式では常にインバ ータが PWM 制御を行うため、系統異常がない時も定常的に スイッチング損失が発生する問題がある。この問題に対し、 変換器をマルチレベル化して素子耐圧を下げることでスイ ッチング損失を低減する手法が提案されており<sup>(3)-(5)</sup>, UPS 用途においてもその有用性が確認されている<sup>(6)(7)</sup>。しかし、 根本的に PWM 制御が必要であるため、系統定常時のスイッ



(a) Standby type.



#### (b) On-line type.

Fig. 1. Conventional circuits for UPS. (a) is very low loss. However, there is interruption time when the grid is fail. (b) has no interruption time. However running losses are increases. チング損失低減には限界がある。

そこで著者らは、系統定常時のスイッチング損失を低減 する常時インバータ給電方式UPS用 AC-AC変換器を提案し ている(8)。文献(8)で提案された AC-AC 変換器では,系統定 常時には入力電圧の 60 度毎にしかスイッチングしないた め、スイッチング周波数が系統周波数の6倍で済む。これ により、系統定常時のスイッチング損失を大幅に低減でき る。また、系統電圧が瞬時低下した場合は、整流器を PWM 制御して昇圧し,出力電圧を一定に保つ。さらに,停電時 はバッテリから給電するため瞬断なしに出力電圧を維持で きる。これらの動作モードの切り替えは、直流リンクの小 容量のコンデンサがエネルギーバッファとなるため、無瞬 断で行われる。従って,系統定常時のスイッチング損失低 減に加えて系統異常時の補償も可能なため、文献(8)の回路 は UPS 用途に適している。しかしながら、文献(8)では系統 定常時のインバータ出力電圧にスイッチング周期でサージ 電圧が発生する問題がある。

本論文では、系統定常時のスイッチング損失を低減する 常時インバータ給電方式UPS用AC-AC変換器の波形改善を 目的とし、サージ電圧を抑制する制御方法を提案する。ま ず、文献(8)に記載された回路における入力電流ひずみの原 因を解明し、DCリンクコンデンサの数を2から3に変更す ることで入力電流波形を改善する。次に、従来の電圧サー ジの原因を解明し、出力電圧サージを低減可能な回路駆動 方法を提案する。最後に、系統電圧低下時の昇圧動作につ いて等価回路を用いて動作解析をする。シミュレーション の結果、入力電流波形と出力電圧波形の改善、瞬時電圧低 下時の昇圧モードの有用性を確認したので報告する。

### 2. 系統定常時の 60 度スイッチング

### 〈2·1〉 回路構成

図2に文献(8)で提案された UPS 用回路を示す。なお、本 論文では図2の回路を従来回路とする。従来回路は、双方 向スイッチを用いた Vienna 整流器<sup>(5)</sup>と T型3 レベルインバ ータ,停電時のバックアップ用バッテリと降圧チョッパで 構成される。この回路の特徴は、直流リンク電圧を大容量 の電解コンデンサを用いて平滑化するのではなく,50 Hzの 入力電圧に起因する直流リンク電圧の 300 Hz リプルを積極 的に活用することで、インバータを系統電圧波形の60度毎 でスイッチングする点にある。具体的には、整流器の60度 スイッチングで直流リンクの p, o, n 点にそれぞれ入力電 圧の最大相電圧 vmax, 中間相電圧 vmid, 最小相電圧 vmin を割 り当て,インバータの60度スイッチングによってそれを出 力三相電圧に復元する。したがって、系統電圧が正常であ れば,常時インバータ給電方式に対してスイッチング損失 を大幅に低減できる。なお、本回路では半導体デバイスを 28 個用いるため小容量の UPS では上記の損失低減効果がコ ストに見合わない。従って、本論文では本回路を 100 kVA クラスのUPSに導入することを想定し、実機検証では3kW のミニモデルを用いる。

# 〈2・2〉60 度スイッチングの制御方法

図3に、図2の回路のスイッチング損失を99%以上低減可能な系統定常時の制御ブロック図、図4に入力電圧と60度スイッチングに必要な領域判定に用いる変数(state number)の対応を示す。また、表1に文献(8)で提案された整



Fig. 2. Conventional AC-AC converter for UPS that was proposed in the paper (8).



Fig. 3. Control block diagram of CVCF.



Fig. 4. Correspondence of input voltage to state number Table 1 Switching table of AC-AC converter control.

Rectifier								
		<i>state number</i> I II III IV V VI						
	Ι							
$S_{rm1}$	0	1	1	1	1	0		
$S_{rm2}$	1	1	0	0	1	1		
$S_{sm1}$	1	0	0	1	1	1		
$S_{sm2}$	1	1	1	1	0	0		
$S_{tm1}$	1	1	1	0	0	1		
$S_{tm2}$	0	0	1	1	1	1		

Inverter								
		state number						
	Ι	II	III	IV	V	VI		
$S_{up}$	1	0	0	0	0	1		
$S_{um}$	0	1	0	0	1	0		
Sun	0	0	1	1	0	0		
$S_{\nu p}$	0	1	1	0	0	0		
$S_{vm}$	1	0	0	1	0	0		
$S_{vn}$	0	0	0	0	1	1		
$S_{wp}$	0	0	0	1	1	0		
$S_{wm}$	0	0	1	0	0	1		
$S_{wn}$	1	1	0	0	0	0		

流器とインバータのスイッチングテーブルを示す。図 3 の 制御ブロック図では、入力相電圧 vr, vs, viを大中小判定し, state number を出力する。この state number は 60 度毎に切り 替わり、整流器とインバータのスイッチはこの state number を元に表 1 のスイッチングテーブルを参照してスイッチン グパターンを決定する。

#### 〈2·3〉60度スイッチングの問題点

表2に前節の制御を用いた負荷電力3kWとした実機の仕様を,図5に60度毎に入力電流のリンギングと出力電圧のサージの問題がある従来の実験波形を示す。図5は,スイッチングパターンと出力電圧,入力電流波形を示している。

図 5 の実験結果では、60 度毎のスイッチングと同時に出 力電圧に約 50 V のサージ電圧が発生している。加えて、入 力電流にも同様のタイミングでリンギングが発生してい る。図 5 の出力電圧のサージは負荷に印加する電圧の品質 を低下させ、入力電流のリンギングは高調波成分を増加さ せるため他の機器へ悪影響を与えるおそれがある。従って、 従来回路を UPS に適用するためには、これら問題を解決す る必要がある。

# 3. 系統定常時の動作改善

# 〈3・1〉入力電流波形の改善

図 6 に入力電流波形改善のためコンデンサ Cpcs を追加し た提案回路,図7に提案回路の整流器がSTATEIからSTATE II への移行中に、CDC3 追加によって電流の連続性を保つこ とを示す電流経路図を示す。本節では、まず入力電流のリ ンギング発生のメカニズムについて説明するため、ステー トⅠからⅡに移行する場合の動作を解析する。ステートⅠ からⅡへの移行では、r相からp点へ流れていた電流をo点 へ, s 相から o 点へ流れていた電流を p 点へ転流する必要が ある。しかし、図4の対応図より、ステートⅠからⅡへ移 行する時はr相電圧 vrとs相電圧 vsは等しく, Cdcl の端子電 圧がゼロで、かつ不連続になることが分かる。このため、s 相からo点へ流れていた電流をp点に転流しようとした時, CDC1に電流を流すことが出来ず,r相とs相の線間から見た インピーダンスが急変してリンギングが発生する。この問 題を解決するため、本論文では入力電流の連続性を保つた めに直流リンクコンデンサ Cocsを追加している。Cocsは p 点とn点の間に接続され、容量はCDC1、CDC2と同じ値とする。 図 7 の電流経路より、CDC3 を追加することで、Cdc2 と Cdc3 を経由して s 相→p 点→o 点→r 相の閉ループで電流を流す ことが可能となり、入力電流の連続性を保てることが分か る。この結果、入力電流の60度ごとに発生するリンギング を抑制できる。

〈3・2〉出力電圧サージを低減可能な回路駆動方法の提案

本節では60度毎に発生する出力電圧サージを改善するス イッチングパターンを提案する。この出力電圧サージを抑 制することで,出力電圧の周波数成分は商用周波数のみと なり,従来のPWM 制御を適用したインバータに比べてフィ ルタの小型化が期待できる。 まず,60 度毎に発生するサージの原因について述べる。 提案回路は従来のPWM インバータと同様に、スイッチング 時にデッドタイムが必要である。表1のスイッチングパタ ーンでは、整流器、インバータともに中間相の双方向スイ ッチを構成する2つの MOSFET に共通のゲート信号を与え

Table 2 Specifications of prototype circuit

Input and Outp	200V(rms)				
Rated power	3 kW Load resistance		12.6 Ω		
Grid frequency	50 Hz Load inductance		2 mH		
Input inductance	0.11 mH	$C_{DC1}, C_{DC2}$	2.2 μF		
Rectifier	6in1 IGBT module (fwd)		6in1 IGBT module (fwd)		6MBP50NA060-01
IGBTs	2in1	IGBT module	2MBI50N-060		
Bidirectional switches	M	IOS-FETs	2SK3522-01		



Fig.5 Operation waveforms of prototype circuit with conventional control method









Fig. 7 Current path in the rectifier from STATE I to STATE II

ているため、デッドタイム中にレグのスイッチが全てター ンオフする。このため、負荷の誘導性エネルギーによって 出力電圧にサージが発生する。

図 8 に出力電圧サージを低減可能なスイッチングパター ン (r 相, u 相のみ) と入力相電圧,入力線間電圧を,表 3 に整流器とインバータの全スイッチのスイッチングテーブ ルを示す。図 8,表 3 の方式では双方向スイッチを構成する Suml, Sum2をそれぞれ独立に駆動している。図 8 では,デッ ドタイムを考慮しながら Suml, Sum2をそれぞれ Sun, Sup に対し て相補的にスイッチングさせている。このように双方向ス イッチのオン期間をオーバーラップさせることで,インバ ータのデッドタイム (T<sub>d</sub>)期間中でも負荷電流経路が確保 され,出力電圧サージを低減できる。なお,負荷電流経路 を確保するための双方向スイッチに必ずしも 60 度のオーバ ーラップ期間を設ける必要はないが,スイッチングシーケ ンスを簡単にするため 60 度のオーバーラップ期間を設けて いる。

図9に、出力電圧サージを低減するスイッチングパター ンで提案回路を駆動した時のインバータ電流経路図を示 す。なお、今回は負荷力率がほぼ1の条件で検討した。図 9(a)は、ステート I、図 9(b)はステート I と II の間のデッド タイム, (c)はステート II の時の電流経路を示している。図 8の方式では、図 9(a)の通りステート I の段階で、Sum2 を予 めターンオンするオーバーラップ期間を設けている。ステ ート II からターンオンする Sum1と, ステート II からターン オフする Sup は, p 点と o 点の間の短絡を防ぐためにデッド タイムを設けるが、p-o間の短絡と無関係のSum1については、 ターンオンしたままである。これにより、デッドタイム中 の u 相の電流経路は失われず, o 点 $\rightarrow$ Sum2 $\rightarrow$ Sum1 の寄生ダイ オード→u相の経路で電流を流すことが可能となり, 負荷イ ンダクタンスの電流の連続性を保てる。従来の方式では, デッドタイム中に Sumi もターンオフしていた為に, u 相の電 流経路が得られず負荷インダクタンスの電流が不連続とな りサージを引き起こしていた。これに対し、提案法は上記 の通り,双方向スイッチを構成する2つの MOS-FET を個別

4. 系統電圧低下時の昇圧動作

図10に1ステート期間中の整流器を昇圧チョッパとみな した場合の等価回路を示し,図11に瞬時電圧低下補償のた めに最大相と最小相の双方向スイッチを PWM 制御するた めの制御ブロック図,表4 に昇圧動作中の,整流器の双方 向スイッチを構成する MOS-FET のスイッチングパターン を示す。瞬時電圧低下時は,直流リンク o 点に接続された 整流器の中間相以外の双方向スイッチを PWM 制御するこ とによって,整流器を図10の等価回路のように昇圧チョッ パとして動作させる。その結果,低下した系統電圧を昇圧 できるので,系統定常時と同じ直流リンク電圧波形が得ら れる。表4のスイッチングテーブルのP1とP2 は昇圧動作

に駆動し、オーバーラップ期間を与えることで、負荷電流 の連続性を保ち、インバータ出力電圧のサージを抑制する。 のためのスイッチング信号であり、それぞれ図 11の制御ブ ロックによって計算される。図 11 では、入力電圧ベクトル と出力電圧指令値ベクトルの比から昇圧比を求めて昇圧チ ョッパをキャリア変調する。従って、瞬時電圧低下補償は



Fig. 8 Operation waveforms of prototype circuit Table 3. Switching tables with over laps

Rectifier								
		state number						
	Ι	I II III IV V VI						
$S_{rm1}$	0	1	1	1	1	0		
$S_{rm2}$	1	1	0	0	1	1		
$S_{sm1}$	1	0	0	1	1	1		
$S_{sm2}$	1	1	1	1	0	0		
$S_{tm1}$	1	1	1	0	0	1		
$S_{tm2}$	0	0	1	1	1	1		

Inverter										
	state number									
	Ι	I II III IV V VI								
$S_{up}$	1	0	0	0	0	1				
$S_{um1}$	0	1	1	1	1	0				
$S_{um2}$	1	1	0	0	1	1				
$S_{un}$	0	0	1	1	0	0				
$S_{vp}$	0	1	1	0	0	0				
$S_{vm1}$	1	0	0	1	1	1				
$S_{vm2}$	1	1	1	1	0	0				
$S_{vn}$	0	0	0	0	1	1				
$S_{wp}$	0	0	0	1	1	0				
$S_{wm1}$	1	1	1	0	0	1				
$S_{wm2}$	0	0	1	1	1	1				
$S_{wn}$	1	1	0	0	0	0				



Fig. 9 Current paths in the inverter from STATE I to STATE II.

オープンループ制御となる。なお,瞬時電圧低下は文献(5) の方法で検出する。

#### 〈4・2〉シミュレーション結果

図11に瞬時電圧低下によって入力電圧が0.5 p.u.低下した 時の入力電圧波形,直流電圧波形,出力電圧波形を示す。 図11より,入力電圧が低下した時でも,整流器側の昇圧動 作によって直流リンク電圧波形を瞬時電圧低下前と同じ状 態に維持することで出力電圧を1 p.u.に制御している。また, 60度スイッチングから昇圧動作への切替え時,負荷電力は 従来の常時インバータ方式 UPS と同様に無瞬断である。な お,停電した瞬間に出力電圧が22%変動しているが,これ は入力側のインダクタと DC リンクコンデンサ Coc1, Coc2, Coc3の共振が原因である。

# 5. シミュレーション結果

#### 〈5・1〉系統定常時の 60 度スイッチング

図12に入力電流のリンギングを抑制した整流器側動作波 形と 50Hz の入力電圧に対応した整流器 r 相のスイッチング パターンを、図13に出力電圧のサージを低減したインバー タ側動作波形と50Hzの入力電圧に対応したインバータu相 のスイッチングパターンを示す。本論文では、整流器とイ ンバータの動作を検証するため、バッテリとバッテリから 電力を供給する降圧チョッパを未実装とする。また、負荷 は RL 負荷とする。図 12 では、入力線間電圧 vrs と、入力相 電流 ir, 直流リンク電圧 vmax-vmid, vmid-vmin, 整流器 r 相のス イッチングパターンを示している。図 12 より,入力電圧の 60 度毎にスイッチングすることで、整流動作を行っている ことがわかる。また、提案回路の直流リンク電圧波形は一 般的な常時インバータ式 UPS に用いられる PWM 整流回路 とは大きく異なり, ゼロを含む非平滑の波形であることが 確認できる。加えて、追加の直流リンクコンデンサ CDC3を 挿入したことで、従来の問題であった入力電流のリンギン グが抑制されていることが確認できる。

図13は、直流リンク電圧、サージの抑制がされたインバ ータ出力電圧とインバータ u 相のスイッチングパターンを 示している。図13より、提案回路は系統周波数の6倍の非 常に低いスイッチング周波数で、正弦波の出力電圧が得ら れることを確認できる。また、インバータのスイッチング パターンにオーバーラップを持たせることでスイッチング 時のサージが抑制されていることが分かる。この時の出力 サージ電圧はほぼゼロとなることを確認した。

図14に系統定常時の負荷電力を0.5 kWから3.0 kWまで 変化した時の変換効率特性を示す。図14の効率特性は図 1(b)の常時インバータ給電方式UPSと比較している。なお、 負荷の電力は負荷の抵抗値を調整することで変更してい る。図14より、提案回路はスイッチング損失が発生しない ため従来の常時インバータ方式UPSより変換効率が高く、 定格負荷3kW時において従来回路より3.3%向上しているこ とが分かる。また、提案回路はスイッチング損失が損失全 体の1%以下であるため、導通損が支配的である<sup>(8)</sup>。導通損 は素子を流れる電流の2 乗に比例するため,提案回路の効 率特性は電流の増加する重負荷になるほど低下している。

#### 〈5・2〉瞬時電圧低下補償用の昇圧動作

図15に瞬時電圧低下補償用の整流器の昇圧モードで提案 回路を駆動した時の動作波形を示す。図15の波形は上から, 入力電圧 v<sub>rs</sub>, 直流リンク線間電圧 v<sub>max</sub>-v<sub>mid</sub>, v<sub>mid</sub>-v<sub>min</sub>, イン バータ出力電圧 v<sub>uv</sub>, 整流器 r 相のスイッチングパターンを 示している。本実験では,入力電圧を 0.5 p.u.とし, PWM 信 号である P1 と P2 のデューティ比を固定値としている。図 より,表 4 で示したスイッチングテーブルの通りに中間相 以外の整流器スイッチが PWM 波形となり,昇圧チョッパ動



Fig. 12 Rectifier operation waveforms of the proposed circuit by experiment when the grid is not fail.







Fig. 14 Efficiency characteristic with respect to power.

作していることが確認できる。整流器の昇圧チョッパ動作 により、直流リンク電圧が系統定常時と同様にピーク値を 245Vに保持できる。さらに、インバータは系統定常時と同 様の60度スイッチングによって系統定常時と同様に200 V の正弦波電圧を出力可能であることを確認できる。

#### 6. まとめ

本論文では、UPS 向け ACAC コンバータについて従来の 問題であった入力電流リンギングと出力電圧サージの原因 を解明し、主回路のコンデンサ追加とスイッチング方法の 改善による対策を提案した。系統定常時の動作について、 従来の問題であった、60 度スイッチング時の出力電圧のサ ージをほぼゼロに抑制できることをシミュレーションより 確認した。また、変更後の回路においても 97.68%以上の高 い変換効率を得られることを確認した。最後に、整流器の 昇圧動作をシミュレーションし、提案回路が瞬時電圧低下 を補償できることを明らかにした。今後は、実機による瞬 時電圧低下時における過渡特性とバッテリ給電モードを実 機検証する予定である。

# 文 献

- 地福 順人・天野 比佐雄:「UPS の技術動向」, 電気学会論文誌. D, 産業応用部門誌, Vol.107, No. 11, pp. 1311-1315 (1987)
- (2) 伊東 洋一・森 治義・宮田 博昭・吉田 修・田中 貞治・横山 智紀:
  「瞬低・停電補償分野における交流インターフェイスの技術動向」, 電気学会産業応用部門大会, 1-S12-2, pp. 123-128 (2009)
- (3) Fang Zheng Peng : "A Generalized Multilevel Inverter Topology with Self Voltage Balancing", IEEE TRANSACTIONS ON INDUSSTRY APPLICATIONS, Vol.37, No.2, p.611-618 (2001)
- (4) Jose Rodrigues, Jih-Sheng Lai, and Fang Zheng Peng : "Multilevel Inverters: A Survey of Topologies, Controls, and Applications", IEEE TRANSACTIONS ON INDUSTRIAL ELECTRONICS, Vol.49, No.4 pp.724-738 (2002)
- (5) Kazuki Iwaya, Isao Takahashi : "Switching Type Power Amplifier Using Multilevel Inverter", IEEJ, Vol.123, No.11 pp.1339-1344 (2003)
- (6) 益永 博史:「技術開発レポート マルチレベル方式を用いた高効率 大容量 UPS の開発」, 電気学会論文誌. D, 産業応用部門誌, Vol.132, No. 10, pp. NL10\_4·NL10\_4 (2012)
- (7) Dean Richards, Junichiro Onishi, "Mitsubishi 9900A Series High Efficiency True On-Line Double Conversion Uninterruptible Power Supply (UPS)", DRJO-TP1rev1: The Power of Green, pp. 1-9 (2008)
- (8) Kazuki Yoneda, Hiroki Takahashi, Jun-ichi Itoh: "Switching Loss Reduction of AC-AC Converter using Three-level Rectifier and Inverter for UPS.", IEEE International Power Electronics and Application Conference and Exposition, pp. 384-389 (2014)
- (9) Dean Richards, Junichiro Onishi, "Mitsubishi 9900A Series High Efficiency True On-Line Double Conversion Uninterruptible Power Supply (UPS)", DRJO-TP1rev1: The Power of Green, pp. 1-9 (2008)
- (10) Hirofumi Uemura, Florian Krismer, Yasuhiro Okuma, Johann W. Kolar, "πρ Pareto Optimization of 3-Phase 3-Level T-Type AC-DC-AC Converters Comprising Si and SiC Hybrid Power Stage", International Power Electronics Conference(IPEC), 2834-2841, 2014
- (11) J. W. Kolar, H. Ertl, and F. C. Zach, "Design and Experimental Investigation of a Three-Phase High Power Density High Efficiency Unity Power Factor PWM (VIENNA) Rectifier Employing a Novel Integrated Power Semiconductor Module",



Fig. 10 Equivalent circuit of rectifier at the grid voltage dip compensation.



Fig. 11 Control block diagram of the grid voltage dip compensation.

Table 4 Switching pattern of rectifier

for voltage dip compensation

Rectifier									
	state number								
	Ι	I II III IV V VI							
$S_{rm1}$	<b>P1</b>	1	<b>P</b> 2	<b>P</b> 2	1	<b>P1</b>			
$S_{rm2}$	<b>P1</b>	1	<b>P</b> 2	<b>P</b> 2	1	<u>P1</u>			
$S_{sm1}$	1	<b>P1</b>	<b>P1</b>	1	<b>P</b> 2	<b>P2</b>			
$S_{sm2}$	1	<b>P1</b>	<b>P1</b>	1	<b>P</b> 2	<b>P2</b>			
$S_{tm1}$	<b>P</b> 2	<b>P</b> 2	1	<b>P1</b>	<b>P</b> 1	1			
$S_{tm2}$	<b>P</b> 2	<b>P2</b>	1	<b>P1</b>	<b>P1</b>	1			

IEEE APEC, Vol. 2, pp. 514-523, 1996

(12) 土岐 賢「瞬時電圧低下検出装置」,公開特許公報(A),特許公開 2008-151723